«накомство с программой Micro-cap. »зучение характеристик и логических элементов транзисторно-транзисторной логики (““Ћ)

 














«Ќј ќћ—“¬ќ — ѕ–ќ√–јћћќ… MICRO-CAP. »«”„≈Ќ»≈ ’ј–ј “≈–»—“»  Ћќ√»„≈— »’ ЁЋ≈ћ≈Ќ“ќ¬ ““Ћ


1. ÷≈Ћ№ –јЅќ“џ


ќзнакомитьс€ с программой схемотехнического моделировани€ и проектировани€ MC8DEMO из семейства Micro-Cap (Microcomputer Circuit Analysis Program) фирмы Spectrum Software. »зучить характеристики ключевых схем на бипол€рных транзисторах и базовых схем логических элементов ““Ћ, использу€ возможности программы MC8DEMO.



2.  –ј“ »≈ —¬≈ƒ≈Ќ»я ќ ѕ–ќ√–јћћ≈ MC8DEMO


ѕрограмма MC8DEMO €вл€етс€ студенческой или демонстрационной версией, котора€ предназначена дл€ моделировани€ простых электронных схем, содержащих не более 50 компонентов или 100 св€зей, что вполне достаточно дл€ изучени€ базовых схем цифровой техники и их характеристик. Ёта программа свободно доступна на сайте #"1.files/image001.gif">


ќстаточный ток и остаточное напр€жение €вл€ютс€ главными статическими параметрами ключа.

¬ запертом состо€нии ключа рис.1, строго говор€, должно выполн€тьс€ условие Uвх < 0. ¬ этом случае эмиттерный и коллекторный p-n переходы транзистора смещены в обратном направлении. ќднако кремниевый p-n переход остаетс€ запертым и при положительном напр€жении, если Uвх < U0 (U00,7¬ Ц напр€жение на открытом p-n переходе, которое считают напр€жением отпирани€ p-n перехода). ѕри этом токи всех трех выводов транзистора обычно не превышают долей микроампера. ѕростейшей моделью (схемой замещени€) запертого кремниевого транзистора €вл€етс€ разрыв всех его выводов (рис.3,а).



¬ данной лабораторной работе исследуютс€ ключи на кремниевых транзисторах, поэтому токи запертого транзистора в последующем изложении считаютс€ нулевыми.

¬ режиме насыщени€ транзистора оба p-n перехода смещены в пр€мом направлении. ¬ таком случае напр€жение UбэU0, а остаточное напр€жение между коллектором и эмиттером Uкн = Uр + Iкн rк , где Uр Ц разность напр€жений на эмиттерном и коллекторном переходах; Iкн - ток коллектора; rк - сопротивление коллекторного сло€. ќбычно полное остаточное напр€жение Uкн составл€ет 50-100 м¬, что много меньше напр€жени€ Eк, поэтому в последующем изложении остаточное напр€жение Uкн считаетс€ нулевым. ¬ таком случае простейшей моделью (схемой замещени€) насыщенного кремниевого транзистора €вл€етс€ схема рис.3,б. –езистор rб учитывает сопротивление открытого эмиттерного p-n перехода.

¬ состо€нии нормального активного усилени€ эмиттерный p-n переход открыт, а коллектрный Ц смещен в обратном направлении (в состо€нии инверсного усилени€ Ц наоборот). ѕростейша€ модель транзистора в режиме усилени€ представлена на рис.3.в. ”силительные свойства транзистора учитываютс€ включением между коллектором и эмиттером зависимого генератора тока BIб . Ќапр€жение на открытом эмиттерном переходе учитываетс€ включением между базой и эмиттером транзистора генератора эдс U0.

ƒл€ определени€ статических токов и напр€жений в ключах рис.1,2 можно использовать простейшие модели транзисторов, приведенные на рис.3, в соответствии с рабочими режимами транзисторов.



ƒл€ схемы рис.1 при использовании соответствующей схемы замещени€ имеем:


( 1 )


ћинимальный базовый ток, который требуетс€ дл€ насыщени€ (граничный режим между насыщенным и активным), находитс€ по известному значению коллекторного тока Iкн:


( 2 )


√лубина насыщени€ транзистора (коэффициент насыщени€ s) характеризуетс€ отношением реального тока Iб к минимальному току базы, который требуетс€ дл€ насыщени€:


( 3 )


»з (1) и (2) можно определить минимальное напр€жение Uвх , которое требуетс€ дл€ насыщени€, положив Iб = Iбн :


( 4 )


ѕри подключении нагрузки к выходу ключа статические уровни выходного напр€жени€ измен€ютс€. ¬ цифровых схемах ключ, как правило, нагружает входна€ цепь другого ключа такого же типа (или несколько одинаковых ключей), как показано на рис. 4. “ака€ нагрузка практически не вли€ет на режим насыщенного транзистора, так как входы внешних ключей при этом имеют потенциал, практически равный нулевому, транзисторы внешних ключей закрыты, входной ток в них отсутствует, составл€юща€ тока нагрузки в анализируемом ключе тоже отсутствует.

Ќагрузка, подключаема€ по схеме рис.4, вли€ет на режим закрытого транзистора. ¬ этом случае на выходе анализируемого ключа высокий уровень напр€жени€ Ц внешние ключи открыты. ¬нешнюю цепь нагрузки можно заменить эквивалентным резистором нагрузки Rн, включенным между коллектором и эмиттером закрытого транзистора. “ок нагрузки (вытекающий из ключа), который протекает через резистор Rк, понижает уровень выходного напр€жени€ в анализируемом ключе. ќн теперь равен


( 5 )


ƒл€ интегральных логических элементов, в которых используютс€ бипол€рные насыщенные транзисторы, характерна схема ключа (инвертора) с управл€ющим (коммутирующим) входным транзистором (рис.2). ¬ элементах ““Ћ дл€ расширени€ логических возможностей входной транзистор “1 делаетс€ многоэмиттерным (в таком случае схема реализует логическую операцию »-Ќ≈).

”правл€ющее напр€жение в ключе рис.2 однопол€рное (положительное). ѕри условии, что напр€жение есть выходное напр€жение другого ключа такого же типа, оно может измен€тьс€ от †до †¬ ключе рис.2 в отличие от ключа рис.1 токи выходного транзистора “2 в статических состо€ни€х от напр€жени€ практически не завис€т.

ѕри †транзистор “1 находитс€ в насыщенном состо€нии, т.к. оба его перехода смещены в пр€мом направлении (потенциал базы транзистора “1 выше потенциала его эмиттера и коллектора, т.к. , а ). ƒл€ насыщенного транзистора “1 имеем , тогда <, поэтому транзистор “2 закрыт и “ок базы транзистора “2 при этом отсутствует. ¬ытекающий ток замыкаетс€ через источник управл€ющего напр€жени€ и задаетс€ резистором :


†( 6 )


≈сли , транзистор “1 находитс€ в статическом состо€нии инверсного усилени€, т.к. его эмиттерный переход смещен в обратном направлении (потенциал эмиттера “1 выше потенциала базы, т.к. , а ), а его коллекторный переход Ц в пр€мом (>). ¬ режиме инверсного усилени€ УнормальныйФ коллектор “1 фактически €вл€етс€ эмиттером, УнормальныйФ эмиттер Ц коллектором, поэтому в данном случае (ток - вытекающий, а токи и - втекающие). »з-за существенной асимметрии структуры транзистора коэффициент передачи тока базы в режиме инверсного усилени€ мал (<<1), поэтому втекающий ток тоже мал (), а вытекающий ток практически равен току :


†. ( 7 )


ƒл€ насыщени€ транзистора “2 требуетс€, чтобы †(s > 1).

¬ли€ние нагрузки на работу ключа рис.2 рассмотрим при условии, что нагружают анализируемый ключ один или несколько ключей такого же типа, рис.5. јнализ показывает, что на режим работы ключа, когда транзистор “2 закрыт, нагрузка практически не вли€ет, т.к. все входные транзисторы внешних ключей нагрузки имеют на эмиттерах высокий потенциал и работают в режиме инверсного усилени€ с весьма малыми входными токами, которые практически не нагружают анализируемый ключ.

¬ состо€нии, когда транзистор “2 насыщен, входные транзисторы внешних ключей также насыщены, вытекающие эмиттерные токи внешних ключей в сумме образуют дополнительную составл€ющую коллекторного тока транзистора “2, обусловленную нагрузкой. ¬нешнюю цепь нагрузки можно заменить эквивалентным резистором нагрузки , включенным параллельно резистору .  оэффициент насыщени€ нагруженного ключа меньше, чем у не нагруженного (sн < s). ≈сли сопротивление слишком мало, открытый транзистор “2 работает в активном режиме при соответствующем увеличении уровн€ выходного напр€жени€.



3.2 ѕ≈–≈ Ћё„≈Ќ»≈  Ћё„≈… Ќј Ѕ»ѕќЋя–Ќџ’ “–јЌ«»—“ќ–ј’


Ѕыстродействие ключевого элемента определ€етс€ максимально допустимой частотой входных переключающих сигналов. Ѕыстродействие зависит от общей длительности переходного процесса, обусловленной двум€ факторами: собственной инерционностью ключевого транзистора (конечной скоростью изменени€ зар€да в базе) и вли€нием паразитных параметров (конечной скоростью изменени€ напр€жени€ на барьерных и паразитных емкост€х).

ѕереходный процесс переключени€ транзистора из запертого состо€ни€ в насыщенное содержит три стадии: задержки отпирани€ эмиттерного перехода, формировани€ фронта включени€, накопление зар€да в базе.

«адержка отпирани€ транзистора равна времени зар€да барьерных емкостей до напр€жени€ отпирани€ транзистора U0. ѕрактически задержка про€вл€етс€ в сдвиге фронта включени€ относительно фронта входного отпирающего сигнала (импульса). ¬ большинстве практических случаев задержка отпирани€ невелика и существенно меньше длительности фронта включени€.

‘ормирование фронта включени€ начинаетс€ с по€влени€ ступеньки базового тока †вследствие отпирани€ эмиттерного перехода. ¬ насыщенных ключах ступенька тока †достаточна дл€ последующего насыщени€ транзистора: >.

≈сли пренебречь вли€нием емкостей на переходный процесс, поведение ключа на стадии формировани€ фронта включени€ непосредственно обусловлено процессом изменени€ зар€да неосновных носителей в базе транзистора, который описываетс€ уравнением:



†( 8 )


где - врем€ переноса зар€да через базу в нормальном режиме (врем€ жизни неосновных носителей в базе), которое про€вл€етс€ как посто€нна€ времени переходной характеристики транзистора.

‘ормирование фронта включени€ происходит при существовании активного режима работы пока выполн€етс€ условие <. ќкончание фронта включени€ соответствует моменту, когда зар€д становитс€ равным .

¬ общем случае, когда нужно учитывать вли€ние емкости коллекторного перехода и емкости нагрузки , при анализе вместо следует пользоватьс€ эквивалентной посто€нной времени :


†( 9 )


ƒлительность фронта включени€ рассчитываетс€ по формуле


†( 10 )


ƒл€ схемы рис.1 ток рассчитываетс€ по (1), дл€ схемы рис.2 = и рассчитываетс€ по (7).

≈сли условие насыщени€ не выполн€етс€ (), дл€ определени€ времени включени€ следует использовать формулу


†. ( 10а )

 

Ќакопление зар€да в базе происходит уже в насыщенном транзисторе. Ќачина€ с момента , все три внешних тока транзистора не мен€ютс€. ќднако зар€д в базе продолжает нарастать по экспоненциальному закону, и этот процесс заканчиваетс€ лишь через врем€ , которое называют временем накоплени€. «начение может существенно отличатьс€ от величины †(< ), поскольку распределение носителей в базе при насыщении отличаетс€ от распределени€ при нормальном активном режиме.

ѕроцесс переключени€ транзистора из насыщенного состо€ни€ в запертое содержит две стадии: рассасывание избыточного зар€да и формирование фронта выключени€.

–ассасывание избыточного зар€да про€вл€етс€ внешне как задержка начала фронта выключени€ относительно выключающего (отрицательного) перепада входного сигнала. Ќа стадии рассасывани€ транзистор остаетс€ насыщенным, концентраци€ зар€да в базе остаетс€ выше равновесной концентрации, и оба перехода транзистора смещены в пр€мом направлении. ѕри этом напр€жение Uбэ = U0 = 0,7 ¬. ѕоэтому при установлении запирающего входного напр€жени€ Uвх < U0 возникает отрицательный входной ток , обусловленный наличием в базе избыточного зар€да. “ок †вытекает из базы, т.к. потенциал базы выше потенциала входа. ¬еличина этого тока:


. ( 11 )


ќтрицательный ток †означает УотсосФ зар€да из базы, поэтому он начинает уменьшатьс€, и при =стади€ рассасывани€ заканчиваетс€.

јнализ функции изменени€ зар€да дает формулу дл€ определени€ времени рассасывани€:


, ( 12 )


в которой дл€ схемы рис.1 ток †рассчитываетс€ по (1), а ток †- по (11). ‘ормула (12) получена дл€ случа€, когда отпирающий сигнал - длинный, а ток †существенно меньше тока .

ƒл€ схемы рис.2 = и рассчитываетс€ по (7). “ок =в этой схеме замыкаетс€ далее через насыщенный транзистор “1 и источник управл€ющего напр€жени€. –езисторов в этой цепи нет. “ок †в этом случае определ€етс€ внутренним сопротивлением насыщенных транзисторов “2 и “1:


, ( 13 )


где Rг, rк1, rб2 - соответственно сопротивление источника Uвх, насыщенных транзисторов “1 и “2.

≈сли перед подачей запирающего сигнала транзистор в ключе не насыщен, то tр = 0.

‘ормирование фронта выключени€ начинаетс€ в момент времени, когда Q(t)=Qгр . ≈сли емкост€ми —к, —н можно пренебречь, зар€д в базе мен€етс€ по тому же закону, что и на предыдущей стадии рассасывани€. Ќо величина зар€да не может достигать отрицательного асимптотического значени€ , так как зар€д неосновных носителей в базе знак изменить не может. ѕоэтому процесс формировани€ фронта выключени€ заканчиваетс€, когда Q(t)=0. ¬ таком случае при запирающих токах, существенно меньших, чем ток насыщени€, можно получить:


†( 14 )



“ок †дл€ ключей рис.1,2 рассчитываетс€ соответственно по формулам (11),(13).

Ќа практике часто запирающий ток сравним с током насыщени€. ‘изика процессов выключени€ в этом случае сложнее из-за усложнени€ формы распределени€ носителей в базе. ѕри больших запирающих токах Iкн выключению соответствует так называемый режим динамической отсечки, когда и эмиттерный и колекторный переходы работают при обратном смещении, но из-за наличи€ некоторого остаточного зар€да в базе все три тока транзистора имеют конечные зачени€ (не равны нулю) и спадают до нул€ с посто€нной времени отсечки, равной , значительно меньшей . ¬ таком случае длительность выключени€ коллекторного тока составл€ет величину:


; ( 15 )


ток спадает очень быстро.

¬ то же врем€ длительность фронта выключени€ напр€жени€ при наличии емкостной нагрузки Cк (Cн >Cк) может быть существенно больше, чем длительность выключени€ тока, и составл€ет


†( 16 )



4. Ѕј«ќ¬џ≈ Ћќ√»„≈— »≈ ЁЋ≈ћ≈Ќ“џ ““Ћ


““Ћ - обозначает получившую широкое распространение технологию изготовлени€ интегральных схем (»—) Ц транзисторно-транзисторную логику. ќтличительной особенностью данной технологии €вл€етс€ использование на входах »— многоэмиттерных транзисторов.



Ќа рис.6 показан базовый логический элемент (ЋЁ), выполненный по технологии ““Ћ и реализующий логическое преобразование »-Ќ≈. Ѕазовым €вл€етс€ тот ЋЁ, физические параметры которого наиболее полно характеризуют физические свойства большинства »— определенной серии ЋЁ. Ќапример, базовый элемент рис.6 характеризует свойства »— серии SN74 фирмы Texas Instruments Inc. (TI) и отечественной 155 серии, в которых он применен. »— серии SN74 (155) предназначены дл€ применени€ в среднечастотных цифровых узлах (до 35 ћ√ц).

—уществуют модификации базового элемента ““Ћ, определ€ющие свойства соответствующих »— и другую область их применени€. “ак, к примеру, »— серии SN74L (134) предназначены дл€ применени€ в низкочастотных узлах (до 3 ћ√ц), а »— серии SN74H (131) Ц в высокочастотных (до 50 ћ√ц). —овершенствование ““Ћ-технологий изготовлени€ »— привело к созданию базового элемента ““Ћ с использованием диодов Ўоттки, предотвращающих режим глубокого насыщени€ транзисторов Ц ““ЋЎ.



Ќа рис.7,а показано включение диода Ўоттки в простейшем ключе. ¬ ключе рис.7,б использован транзистор Ўоттки. ѕр€мое пороговое напр€жение диодов Ўоттки равно 0,3...0,4 ¬, поэтому в схемах рис.7 напр€жение на коллекторном переходе транзистора никогда не достигает значений, при которых он смещен в пр€мом направлении. ѕоэтому транзистор с диодом Ўоттки не попадает в режим насыщени€. Ѕазовые элементы ““ЋЎ используютс€, к примеру, в интегральных схемах серии SN74S (531).

јнализ схемы рис.6 показывает, что многоэмиттерный транзистор “1 выполн€ет логическую операцию », а транзистор “2 - операцию Ќ≈. ¬ыходной каскад на транзисторах “3 и “4 позвол€ет получить большие значени€ втекающего и вытекающего токов в нагрузке, подключаемой к выходу Y ЋЁ. ƒл€ получени€ максимальных значений токов в нагрузке один из выходных транзисторов должен быть об€зательно закрыт. ƒиод D1 в эмиттерной цепи транзистора “3 обеспечивает его надежное запирание при открытом транзисторе “4. ѕри запертом состо€нии транзистора “4 транзистор “3 по отношению к нагрузке работает как эмиттерный повторитель. –езистор R1 предотвращает выход из стро€ транзистора T3 при коротком замыкании выхода на корпус и снижает уровень импульсных помех при переключении ЋЁ.

¬ыход ЋЁ с показанным на рис.6 соединением выходных транзисторов “3 и “4 называетс€ стандартным выходом.

ƒиоды, включенные между входными выводами и общим выводом, обеспечивают защиту ЋЁ при попадании на его входы отрицательного напр€жени€.

—татические режимы в логических элементах ““Ћ характеризуютс€ стандартными параметрами, к которым относ€тс€ уровни входных и выходных напр€жений и значени€ входных и выходных токов:

- входное напр€жение высокого уровн€ (логической единицы),

- входное напр€жение низкого уровн€ (логического нул€),

- выходное напр€жение высокого уровн€ (логической единицы),

- выходное напр€жение низкого уровн€ (логической единицы),

†(при ) - входной ток при подаче на вход высокого уровн€ напр€жени€ (втекающий ток),

†(при ) - входной ток при подаче на вход низкого уровн€ напр€жени€ (вытекающий ток),

†( при ) Ц выходной ток при высоком уровне выходного сигнала (вытекающий ток),

†(при) Ц выходной ток при низком уровне выходного сигнала (втекающий ток).

ќтношени€ †и характеризуют нагрузочную способность ЋЁ дл€ низких и высоких уровней сигналов. —тандартный параметр †определ€ет максимальное число входов базовых ЋЁ, которое допустимо подключать к выходу аналогичного ЋЁ. ƒл€ базового ЋЁ серии SN74 нагрузочна€ способность

ѕомехоустойчивость ЋЁ определ€етс€ стандартными значени€ми величин



ѕомехи с уровнем напр€жени€ менее 0,4 ¬ не могут привести к изменению состо€ни€ ЋЁ.

ѕереход ЋЁ в усилительный режим (режим переключени€) характеризуетс€ значением напр€жени€ переключени€. ƒл€ базового ЋЁ серии SN74 стандартное значение напр€жени€ переключени€ .

јнализ схемы рис.6 показывает, что типовые значени€ выходного напр€жени€ равны †и , поэтому типовое значение помехоустойчивости дл€ базового ЋЁ серии SN74 определ€етс€ значени€ми величин





—тандартные динамические параметры ЋЁ характеризуютс€ временами задержки при переходе выходного сигнала с высокого уровн€ на низкий, - при переходе выходного сигнала с низкого уровн€ на высокий или средним временем задержки сигналов в ЋЁ †«адержки ипоказаны на рис.8 (- эквивалентный входной сигнал ЋЁ, учитывающий взаимодействие физических входных сигналов ина рис.6; - выходной сигнал ЋЁ). ƒл€ стандартной серии SN74 . ”казанное значение позвол€ет использовать триггеры данной серии при частоте переключени€ . ƒл€ других серий »—, построенных на модифицированных базовых схемах ““Ћ, эти параметры равны: сери€ SN74L - ,; сери€ SN74H - ,; сери€ SN74S - ,.

”пом€нутые выше серии »— ““Ћ, в названи€х которых используетс€ префикс SN, разработаны фирмой TI. ѕеречисленные »— помимо фирмы-разработчика выпускаютс€ многими другими фирмами -изготовител€ми. ƒругие фирмы-изготовители используют иные префиксы дл€ идентичных »—, поэтому в справочниках по »— и учебной литературе префикс часто опускаетс€.

¬ частности, названи€ цифровых »—, включенных в библиотеку программы Micro-Cap (Component > Digital Library), не содержат префикса, обозначающего фирму изготовител€.



5. ѕ–ќ√–јћћј –јЅќ“џ


5.1 ѕќƒ√ќ“ќ¬ ј   –јЅќ“≈


1. »зучить:

а) модели бипол€рных транзисторов и схемы замещени€ ключей в статических состо€ни€х,

б) вли€ние резистивной нагрузки (параллельно транзистору или коллекторному резистору) на токи и напр€жени€ в ключах в статических состо€ни€х,

в) физику процессов при переключении транзистора из запертого состо€ни€ в насыщенное (задержка отпирани€, фронт включени€, накопление зар€да) и из насыщенного состо€ни€ в запертое (рассасывание избыточного зар€да, фронт выключени€),

г) вли€ние коллекторной емкости и емкости нагрузки на переходные процессы в ключах,

д) особенности статических режимов и переключени€ транзисторов в ключе с управл€ющим транзистором (рис.2),

е) принцип работы базового логического элемента ““Ћ (рис.6), его свойства и характеристики (физика работы в статических состо€ни€х и в режиме переключени€, реализуема€ логическа€ функци€, стандартные статические и динамические параметры, работа при подключении нагрузки и сохранение работоспособности при ее подключении).

2. »сходные данные дл€ выполнени€ расчетов (параметры элементов схем рис.1 и рис.2, в скобках приведены имена параметров моделей бипол€рных транзисторов, используемые в программе Micro-Cap):


,,,, , , , , , , , .


3. –ассчитать дл€ схемы рис.1, использу€ соответствующие модели транзистора:

а) статическое напр€жение , при котором транзистор отпираетс€,

б) статическое напр€жение , при котором транзистор входит в насыщение,

в) статические уровни выходного напр€жени€ дл€ ненагруженного ключа,

г) статические уровни выходного напр€жени€, если параллельно транзистору включен резистор нагрузки ,

д) минимальное сопротивление резистора нагрузки , включенного параллельно резистору , при котором открытый транзистор остаетс€ насыщенным,

е) зависимости длительности фронта включени€ , длительности стадии рассасывани€ †и длительности фронта выключени€ †от амплитуды входных отпирающих импульсов.

4. –ассчитать дл€ схемы рис.2, использу€ соответствующие модели транзистора, длительность стадий переключени€ ключа , , , если ключ управл€етс€ положительными импульсами с амплитудой . Ќачальный уровень входного напр€жени€ считать равным нулю.


5.2 ¬џѕќЋЌ≈Ќ»≈ –јЅќ“џ


(результаты по всем пунктам программы работы документировать и включить в отчет)

1. ¬ызвать программу Micro-Cap (€рлык Micro-Cap Evaluation 8.0)

2. ќткрыть (File > Open > DATA RUS > 1p-1.CIR) и исследовать

—хему 1:


 

а) получить передаточные характеристики (ѕ’) ключей (Analysis > DC... > Run);

б) определить по ним напр€жени€, при которых транзисторы открываютс€ и при которых вход€т в насыщение, сравнить полученные значени€ с расчетными;

в) определить и объ€снить значени€ статических уровней ѕ’;

г) подключить нагрузку R5 на выход ключа и повторить п.п. а) и в), сравнить значени€ уровней ѕ’ с результатами расчета;

д) получить ѕ’ ключей при вариации сопротивлени€ нагрузки R5 (DC > Stepping > Step It Yes > OK > F2); проследить за изменением формы ѕ’, задокументировать и объ€снить изменени€;

е) выключить режим вариации сопротивлени€ нагрузки и выйти из режима анализа (DC > Stepping > Step It No > OK > F3);

ж) выключить нагрузку R5;

з) получить переходные характеристики ключей (Analysis > Transient > Run), определить стадии переходных процессов при включении и выключении транзисторов, сравнить работу ключей и объ€снить результаты;

и) получить переходные характеристики ключей при вариации амплитуды управл€ющих импульсов (Transient > Stepping > Step It Yes > OK > F2); получить и построить графики зависимостей длительности фронта включени€, длительности стадии рассасывани€, длительности фронта выключени€ от амплитуды входных импульсов, сравнить с расчетными зависимост€ми; проследить за изменением формы выходных импульсов, задокументировать изменени€;

к) выключить режим вариации амплитуды управл€ющих импульсов и выйти из режима анализа (Transient > Stepping > Step It No > OK > F3);

л) закрыть —хему 1 (File > lose > No Save...).

2. ќткрыть (File > Open > DATA RUS > 1p-2.CIR) и исследовать


—хему 2:

 

а) получить статические характеристики выходного напр€жени€ †и входного тока от значени€ статического напр€жени€ на входе ключа (Analysis > DC... > Run) и объ€снить поведение и параметры полученных характеристик;

б) подключить нагрузку R3 и повторить п.а), сравнить и объ€снить различие характеристик нагруженного и ненагруженного ключа;

в) получить статические характеристики ключей при вариации сопротивлени€ нагрузки R3 (DC > Stepping > Step It Yes > OK > F2); проследить за изменени€ми характеристик, задокументировать и объ€снить изменени€; определить минимальное допустимое сопротивление нагрузки, при котором выходное напр€жение не превышает стандартное значение †дл€ элементов ““Ћ;

г) выключить режим вариации сопротивлени€ нагрузки и выйти из режима анализа (DC > Stepping > Step It No > OK > F3);

д) выключить нагрузку R3;

е) закрыть —хему 2 (File > —lose > No Save...).

3. ќткрыть (File > Open > DATA RUS > 1p-3.CIR) и исследовать


—хему 3:

 

а) получить статические характеристики выходного напр€жени€ , входного тока †и тока в резисторе выходного каскада от значени€ входного статического напр€жени€ (Analysis > DC... > Run); объ€снить поведение характеристик;

б) определить параметры характеристик входного тока и выходного напр€жени€ и их соответствие стандартным значени€м дл€ элементов ““Ћ;

в) повторить п.п. а) и б) при вариации сопротивлени€ нагрузки R5 (Stepping > Step It Yes > OK > F2); проследить за изменени€ми характеристик, задокументировать и объ€снить изменени€; определить минимальное допустимое сопротивление нагрузки, при котором выходное напр€жение не ниже стандартного значени€ †дл€ элементов ““Ћ;

г) выключить режим вариации сопротивлени€ нагрузки и выйти из режима анализа (DC > Stepping > Step It No > OK > F3);

д) получить временную диаграмму выходного напр€жени€ при воздействии на вход импульсного напр€жени€ (Analysis >Transient > Run) ; измерить задержки фронтов выходного напр€жени€ и их соответствие стандартным значени€м базового элемента ““Ћ;

е) заземлить вход X2 и повторить п. д); сформулировать вывод о вли€нии на работу элемента ““Ћ свободного (неподключенного) и заземленного входа; получить таблицу истинности дл€ базовой схемы рис.3 как логического элемента;

ж) выйти из режима анализа (F3);

з) закрыть —хему 3 (File > lose > No Save...).

4. ќткрыть (File > Open > DATA RUS > 1p-4.CIR) и исследовать


—хему 4:

 

а) отключить внешние ЋЁ (нагрузку) от выхода Y исследуемой схемы;

б) определить статические и динамические параметры ЋЁ;

в) коммутиру€ линии подключени€ нагрузки, повторить п. б) дл€ разного числа входов нагрузки;

в) сформулировать выводы о вли€нии нагрузки на рабочие параметры ЋЁ;

г) выйти из режима анализа (F3);

д) закрыть —хему 4 (File > lose > No Save...).

5. ѕолучить у преподавател€ дополнительное задание по работе.



Ѕ»ЅЋ»ќ√–ј‘»„≈— »… —ѕ»—ќ 


1.–азевиг ¬.ƒ. —хемотехническое моделирование с помощью Micro-Cap 7. Ц ћ.: √ор€ча€ лини€ Ц “елеком, 2003. Ц 368 с.

2.Ёлементы импульсных и цифровых устройств: –уководство к лабораторным работам є1027 / —ост. Ѕелкин ј.ѕ., —альников Ќ.»., —околов ё.ѕ. Ц –€зань. : ––“», 1985. - 44 с.

3.—альников Ќ.»., Ѕелкин ј.ѕ., —околов ё.ѕ. »мпульсные устройства на интегральных логических элементах: ”чебное пособие. Ц –€зань: ––“», 1986. Ц 72 с.

4.≈рофеев ё.Ќ. »мпульсна€ техника: ”чеб пособие. - ћ.: ¬ысш. шк., 1984. Ц 391 с.

5.јлексенко ј.√., Ўагурин ».». ћикросхемотехника: ”чеб. пособие. Ц ћ.: –адио и св€зь, 1982. Ц 416 с.

6.ѕухальский √.»., Ќовосельцева “.я. ÷ифровые устройства: ”чеб. пособие. —ѕб.: ѕолитехника, 1996.


«Ќј ќћ—“¬ќ — ѕ–ќ√–јћћќ… MICRO-CAP. »«”„≈Ќ»≈ ’ј–ј “≈–»—“»  Ћќ√»„≈— »’ ЁЋ≈ћ≈Ќ“ќ¬ ““Ћ 1. ÷≈Ћ№ –ј

Ѕольше работ по теме:

ѕредмет: »нформатика, ¬“, телекоммуникации

“ип работы: ѕрактическое задание

найти  

ѕќ»— 

Ќовости образовани€

 ќЌ“ј “Ќџ… EMAIL: MAIL@SKACHAT-REFERATY.RU

—качать реферат © 2018 | ѕользовательское соглашение

—качать      –еферат

ѕ–ќ‘≈——»ќЌјЋ№Ќјя ѕќћќў№ —“”ƒ≈Ќ“јћ