Устройство управления памятью

 

Федеральное государственное бюджетное образовательное учреждение

высшего профессионального образования

ВЯТСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ

Факультет автоматики и вычислительной техники

Кафедра электронных вычислительных машин

Отчёт по лабораторной работе №3

по дисциплине «Микропроцессорные системы»

Устройство управления памятью

Разработал студент ВМ-32

Буякова Е.В.

Руководитель

Томчук М.Н.

Киров 2012

Задание

В программе инициализации загрузить значения регистров базовых адресов и регистров прав доступа для системного режима в соответствии с вариантом задания.

Базовые адреса и атрибуты защиты системных сегментов:

Вариант 1№ сегментаТип сегментаБазовый адресРазмерАтрибуты защиты0 1 2 3 4 5 6 7С К Д С Д Д К Д5016 4432 5560 5430 6040 6670 4250 760033* 101 24 37* 57 112 11 177 В З, Ч З З В, Ч

Включить устройство управления памятью.

Выполнить загрузку регистров базовых адресов и прав доступа для пользовательского режима в соответствии с вариантом задания.

Базовые адреса и атрибуты защиты для пользовательских сегментов:

Вариант 1№ сегментаТип сегментаБазовый адресРазмерАтрибуты защиты0 1 2 3 4 5 6 7К Д Д С С К Д Д1045 2432 1560 3430 4000 1670 3600 760023 111 34 47* 67* 72 12 77В З В, Ч З, Ч Установить пользовательский режим работы процессора.

Составить четыре подпрограммы, выполняющие следующие действия:

Нахождение суммы N-ых элементов сегментов данных с накоплением суммы в М-ой ячейке сегмента данных не имеющего установленных атрибутов защиты (разрешено чтение и запись).

ВариантNM12000500

Режим работы процессора определяется выполняемой командой обращения к подпрограмме накопления суммы, заданной в п. 6. По первому и второму адресам абсолютная адресация (значения элементов N и M приведены в таблице П4.3);

Выполнение заданной двухадресной команды с операндами из ячеек N и M, находящихся в сегментах со смежными номерами. Первый операнд команды (ячейка N) должен быть из сегмента с четным номером, а второй операнд (ячейка M) из сегмента с нечетным номером (то есть всего 4 команды с сочетанием операндов N-M из сегментов 0 - 1, 2 - 3, 4 - 5, 6 - 7).

ВариантКомандаАдресация первого операндаАдресация второго операнда1MOVBИндекснаяАвтодекрементнаязащита память регистр

Выполнение одноадресных команд с заданной адресацией для элементов с адресом N сегментов с 0 по 7 (в восьмеричной системе счисления).

ВариантКомандаАдресацияКомандаАдресация1TSTBАбсолютнаяCLRАвтодекрементная

Обратиться к разработанным в подпунктах 5.1, 5.2 и 5.3 подпрограммам по командам, приведенным в таблице: JSR, EMT, TRAP и JSR.

Вариант1Вызываемая подпрограммаП.5.1 П.5.2 П.5.3.а П.5.3.вJSR EMT TRAP JSR

Выполнить изменение содержимого указанных регистров базовых адресов и прав доступа для пользовательского режима через вектор прерывания #К и повторить выполнение подпункта 5.3.а) или в) для одноадресной команды с записью (т.е. кроме команды TST).

№ сегментаТип сегментаБазовый адресРазмерАтрибуты защитыВариант 10 4Д К5604 221010 66 В

Составить и выполнить тестовые программы для выработки всех типов векторов прерываний для сегментов данных, реализованных в ЛУ включая вектор 250 для заданных вариантов заполнения таблицы дескрипторов и базовых адресов для сочетаний причин прерываний.

Составить и выполнить тестовые программы для выработки вектора 250 при обращении к кодовым сегментам для сочетаний причин прерываний.

Содержимое таблицы IDT

Текст программы

Окно результатов

Защита по чтению (K)

Защита по чт/зап, границы (D)

Неподключ. вн. устройство

Защита по записи (К)

Защита по чт/зап (D)

Защита по записи (D)

Нарушение границ (К)

Защита по чтению (К)

Защита по чт/зап, границы (D)

Неподключ.вн.устройство

Защита по чт/зап (К)

Защита по записи (D)

Защита по записи (К)

Защита по чт/зап, границы (D)

Неподключ.вн.устройство

Нарушение границ (D)

Защита по записи (D)

Защита по чт/зап (К)

Защита по записи (К)

Защита по чт/зап, границы (D)

Неподключ.вн.устройство

Нечетный адрес

Нелегальная инструкция

Неподключ.вн.устройство

Физич.адрес > 7777768

Защита по чт/зап (D)

Защита по чт/зап, границы (D)

Защита по записи (D)

Нарушение границ (D)

Несущ. атрибут защиты (D)

Защита по записи, границы (D)

Несущ. режим работы (D)

Защита по чтению (К)

Защита по чтению, границы (К)

Нарушение границ (К)

Защита по записи (К)

Защита по записи, границы (К)

Защита по чтению и записи (К)

Защита по чт/зап, границы (К)

Вывод:

В ходе выполнения лабораторной была изучена архитектура процессора DEC и УУП (система команд, режимы адресации, форматы слова состояния процессора, регистры ошибок, и т.д.).

Были изучены методы и средства преобразования логического адреса в физический, реализованных в УУП процессора DEC, которыми мы успешно пользовались на практике.

Были изучены методы и средства защиты памяти, реализованные в УУП.

Получены практические навыки работы с УУП процессора на уровне ОС, а также программирования под данный процессор.

Были изучены различные типы прерывании и места их возникновения. На практике был получен опыт в выявлении различных ошибок 250го прерывания

Также изучались различные типы сегментов (данных, кода и стека) и для каждого сегмента были свои специфические ошибки и режимы работы с ними (для сегмента стека нужно было вычислять ДК для определения размера; у сегмента кода было всего два режима (чтение разрешено\запрещено); ну а у сегмента данных был полный набор атрибутов по записи и чтению кроме атрибута где разрешалась запись, но запрещалось чтение).

Подключение УУП позволяет:

- расширить емкость адресуемой памяти путем преобразования ЛА в ФА

- ввести разделение на системный и пользовательский режимы работы

- раздельно хранить дескрипторы сегментов (базовые адреса и права доступа) для польз. и сист. сегментов

- контролировать доступ к ОЗУ (выработка прерывания 250)

- фиксировать код ошибки

- контролировать переполнение при формировании физического адреса.

1.

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования ВЯТСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ Факультет ав

Больше работ по теме: