Спеціалізований арифметико-логічний пристрій комп’ютера (АЛП) для виконання операції віднімання

 

МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ

Тернопільський національний технічний університет імені Івана Пулюя

Кафедра компютерних систем та мереж

Курсова робота

з дисципліни Компютерна схемотехніка

на тему: Спеціалізований арифметико-логічний пристрій для виконання операції віднімання

Виконав студент Мазурчук О. В.

Керівник роботи А. М. Лупенко

Тернопіль - 2012

ЗМІСТ

НАЗВА ТЕМИ ПРОЕКТУ. ОБЛАСТЬ ЗАСТОСУВАННЯ

ВСТУП

. АНАЛІЗ АРИФМЕТИКО-ЛОГІНИХ ПРИСТРОЇВ

.1 Поняття архітектури і структури АЛП

.2 Основи роботи арифметико-логічних пристроїв

. ПРОЕКТУВАННЯ СПЕЦІАЛІЗОВАНОГО АРИФМЕТИКО-ЛОГІЧНОГО ПРИСТРОЮ

.1 Початкові дані курсового проекту

.2 Алгоритм додавання і віднімання двійкових чисел

.3 Побудова функціональної схеми АЛП

.4 Мікропрограма операцій та її графи

.5 Структурний синтез автомата Мура

. ВИБІР ЕЛЕМЕНТНОЇ БАЗИ І ПОБУДОВА ПРИНЦИПОВОЇ СХЕМИ АЛП

.1 Характеристика елементної бази

.2 Вибір елементної бази для побудови принципової схеми АЛП

.2.1 Побудова принципової схеми модуля операційного блоку

.2.2 Побудова принципової схеми модуля керуючого блоку

.3 Розрахунок споживаної потужності та швидкодії

ВИСНОВКИ

СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ

ДОДАТКИ

НАЗВА ТЕМИ ПРОЕКТУ. ОБЛАСТЬ ЗАСТОСУВАННЯ

Назва теми курсового проекту: Спеціалізований арифметико-логічний пристрій для виконання операції віднімання.

Область використання АЛП - в складі бортового обчислювача зі спрощеною системою команд.

. ПІДСТАВА ДЛЯ РОЗРОБКИ

.1. Підставою для розробки АЛП служить технічне завдання на курсовий проект з дисципліни «Компютерна схемотехніка».

.2. Варіант технічного завдання задається викладачем.

. МЕТА ПРОЕКТУ

.1. Мета проекту - отримання нових теоретичних знань і практичних навиків в області цифрової схемотехніки і закріплення методології проектування спеціалізованих АЛП.

.2. Проект повинен виконуватись на основі сучасних інтегральних мікросхем із додержанням вимог діючих державних стандартів.

. ПОЧАТКОВІ ДАНІ

.1. Арифметична операція - віднімання в обернених кодах.

.2. Розрядність вхідних операндів - 16 біт.

.3. Код вхідних операндів - прямий код.

.4. Тип суматора - паралельний комбінаційний.

. ТЕХНІЧНІ ВИМОГИ

.1. Структура АЛП - із спільними мікроопераціями.

.2. Склад АЛП - композиція операційного і керуючого блоків.

.3. Тип керуючого блока - автомат Мура з памяттю на JK-тригерах.

.4. Елементна база - мікросхеми ТТЛШ серій КР1533, КР1531.

5.5. Час виконання операції (швидкодія) - не більше 100 нс.

.6. Споживана потужність не більше - 5 Вт.

.7. Середнє напрацювання на відмову - не менше 25000 год.

. УМОВИ ЕКСПЛУАТАЦІЇ

.1. Стійкість при кліматичних впливах.

Кліматичні впливи по ГОСТ 18725-88, в тому числі:

·Максимальна допустима вологість при 25ЕС - 80%;

·Зміни температури середовища - від мінус 60ЕС до плюс 85ЕС;

·Атмосферний тиск - від 84 до 106 кПа.

6.2. Стійкість при механічних впливах.

Механічні впливи по ГОСТ 18725-88, в тому числі лінійне прискорення 5000 м/с2 (500 g).

.3. Характеристики надійності мікросхеми серії КР1533.

Напрацювання мікросхеми на відмову - 5000 год., в полегшеному режимі - 60000 год. Інтенсивність відмов - не більше 0,9?10-4 год-1.

При виготовленні схеми АЛП повинні забезпечуватися правила безпеки, охорони праці і навколишнього середовища згідно з діючими стандартами.

. ЕТАПИ ПРОЕКТУВАННЯ

.1. Узгодження технічного завдання з керівником проекту.

.2. Вивчення науково технічної літератури по темі курсового проекту.

.3. Розробка алгоритму заданої операції і функціональної схеми АЛП.

.4. Написання мікропрограми операції і розробка принципової схеми операційного блока.

.5. Структурний синтез керуючого автомата і побудова принципової схеми.

.6. Виконання розрахунків технічних характеристик АЛП.

.7. Оформлення текстових і графічних матеріалів.

.8. Захист курсового проекту.

. ПЕРЕЛІК ТЕКСТОВОЇ І ГРАФІЧНОЇ ДОКУМЕНТАЦІЇ

.1. Реферат.

.2. Опис альбому.

.3. Технічне завдання.

.4. Пояснювальна записка.

.5. АЛП. Схема електрична функціональна.

.6. АЛП. Графи мікропрограми.

.7. Операційний блок. Керуючий блок. Схема електрична принципова.

.8. Специфікація.

ВСТУП

Електроніка - галузь науки, яка займається дослідженням фізичних процесів, що відбуваються в різних середовищах при протіканні струму, і, як галузь техніки, займається розробкою електронних приладів на основі цих явищ. Розрізняють фізичну і технічну електроніку.

На основі застосувань електроніки розвилась галузь: мікроелектроніка -галузь, яка займається технічними проблемами реалізації електронних приладів у вигляді інтегральних мікросхем, - пристроїв, що складаються з окремих дискретних елементів (діодів, транзисторів) виготовлених в одному технологічному циклі і розміщуються на спільній несучій конструкції в спільному корпусі.

Електроніку поділяють на аналогову і цифрову.

Під аналоговою розуміють елементи, пристрої і системи, які забезпечують обробку електричних сигналів, що змінюються за законами неперервної функції, тобто в різні моменти часу можуть приймати довільні значення напруги чи струму.

В цифровій елементи займаються обробкою сигналів, що змінюються дискретно. Щоб забезпечити дискретну зміну сигналу використовують методи квантування сигналів за часом, за рівнем або одночасно.

1. АНАЛІЗ АРИФМЕТИКО-ЛОГІНИХ ПРИСТРОЇВ

Сутність обробки інформації у цифровій формі полягає у виконанні заданої послідовності найпростіших арифметичних і логічних операцій над числами. У цифровій апаратурі основним пристроєм, у якому безпосередньо виконується обробка, є процесорний пристрій. Процесорний пристрій (як і будь-який інший складний цифровий пристрій) синтезується у вигляді поєднання двох пристроїв: операційного (арифметико-логічного) і керуючого.

Арифметико-логічний пристрій (АЛП) призначений для виконання арифметичних і логічних операцій над числами (словами), що надходять до нього, за сигналами з пристрою керування. Основні операції, що виконує АЛП - це додавання та множення.

Пристрій керування призначений для організації процесу обчислень. Він координує дії АЛП, генеруючі у визначеній часовій послідовності керуючі сигнали, під дією яких у вузлах АЛП виконуються необхідні операції.

Формування керуючих сигналів y1,…,yn (див. рис. 2.4) для виконання визначених мікрокоманд може залежати від стана вузлів АЛП, обумовленого сигналами x1,…,xn, які передаються по відповідних колах з виходів АЛП на входи керуючого пристрою. Керуючі сигнали y1,…,yn можуть залежати також від зовнішніх сигналів x+1,…,xL.…

Результати обробки, виконані у АЛП, знімають з його виходів z1,…,zm...

АЛП будують на основі багаторозрядного двійкового суматору, що виконує арифметичні операції, і регістрів для зберігання операндів (даних, що беруть участь в операціях) і результатів виконання арифметичних операцій. У якості додаткових елементів АЛП містить у собі канали (шини) для передавання інформації, мультиплексори для комутації каналів, шифратори і дешифратори, лічильники, а також логічні елементи різних типів для виконання необхідних логічних операцій. Двійковий суматор у сукупності з деякими додатковими логічними елементами часто називають арифметико-логічним колом або операційним пристроєм. АЛК, за принципом побудови, є комбінаційним пристроєм, тому що воно не має в своєму складі власних запамятовуючих пристроїв.

Процес функціонування АЛП розпадається на певну послідовність елементарних дій у його вузлах. Перелік таких елементарних дій містить у собі:

1)встановлення регістру в деякий стан;

)інвертування вмісту розрядів регістру;

)пересилку вмісту одного вузла в інший вузол (наприклад, пересилку числа з регістра в регістр);

)зсув вмісту вузла (регістра) ліворуч або праворуч;

)рахування, при якому число у лічильнику збільшується або зменшується на одиницю;

)додавання;

)перевірка на рівність вмісту регістра деякому числу (у разі виконання умов рівності результатом є логічна одиниця, у випадку невиконання - логічний нуль).

)деякі логічні дії (порозрядна дизюнкція, конюнкция і т.д.).

Кожна елементарна дія, виконувана у одному із вузлів АЛП протягом одного тактового періоду, називається мікрокомандою, а весь набір мікрокоманд, призначений для розвязання визначеної задачі, - мікропрограмою.

Таким чином, якщо в АЛП передбачається можливість виконання n різних мікрооперацій, то з пристрою керування виходять n керуючих кіл, кожне з яких відповідає визначеній мікрооперації. І якщо в АЛП необхідно виконати деяку мікрооперацію, то досить із керуючого пристрою по певному керуючому колу подати в АЛП сигнал (наприклад, рівень логічної 1).

Внаслідок того, що керуючий пристрій визначає мікропрограму, тобто які і у якій часовій послідовності повинні виконуватися мікрооперації, він одержав назву мікропрограмний автомат.

Існує два принципово різних підходи до проектування мікропрограмного автомату (керуючого пристрою): використання принципу схемної логіки або принципу програмованої логіки. Іноді ці принципи називають апаратною або програмною реалізацією цифрового автомату. У першому випадку, тобто при використанні принципу схемної логіки, у процесі проектування підбирається деякий набір цифрових мікросхем (частіше за все малого і середнього ступеню інтеграції) і визначається така схема зєднання їх виводів, котра забезпечує необхідне функціонування. Пристрої, побудовані за таким принципом, здатні забезпечувати найвищу швидкодію при заданому типі технології елементів, однак такі пристрої завжди виходять вузькоспеціалізованими.

Використання принципу програмованої логіки припускає побудову деякого універсального пристрою на одній або на кількох мікросхемах великого ступеню інтеграції (ВІС).

Необхідний алгоритм функціонування пристрою тут забезпечується розміщенням у його памяті деякої певної програми (або мікропрограми).Якщо у пристрої, побудованому за принципом схемної логіки, усяка зміна або розширення набору виконуваних функцій тягне за собою його демонтаж і монтаж за новою схемою, то при використанні програмованої логіки така зміна досягається лише заміною програми, що зберігається у памяті, на нову. Тому в останні два десятиліття реалізація складних цифрових автоматів з програмованою логікою мала переважне поширення.

2. ПРОЕКТУВАННЯ СПЕЦІАЛІЗОВАНОГО АРИФМЕТИКО-ЛОГІЧНОГО ПРИСТРОЮ

.1 Початкові дані курсового проекту

Арифметичні операції -віднімання чисел в двійковому коді.

Початковий код подання операндів - прямий код.

Код виконання операцій в суматорі - обернений код.

Структура операційного блоку - із закріпленими мікроопераціями.

Тип керуючого блоку - автомат Мура з памяттю на JK-тригерах.

Схема логічної ознаки знак результату.

Схема логічної операції «І» кодів початкових операндів.

алгоритм віднімання операційний логічний

2.2 Алгоритм віднімання двійкових чисел

Алгоритм операції віднімання (код команди К[1]) виконується в наступній послідовності:

. Із вхідної шини прямим кодом записуються операнди А і В у відповідні їм регістри RGA і RGB.

. Операнд В інвертується для реалізації дії віднімання.

. Мікрооперації віднімання виконується в оберненому коді за один машинний такт.

. Результат записується в регістр RGCі потім пересилається в оперативну пам'ять, також в результаті фіксується знак результату і передається сигнал знаку результату на тригер.

2.3 Побудова функціональної схеми АЛП

Будь-який операційний пристрій - процесор, канал вводу-виводу - є композицією операційного та керуючого блоків. Операційний блок, який реалізує дії над словами інформації, є виконавчою частиною пристрою, роботою якого керує блок керування, генеруючи необхідні послідовності керуючих сигналів.

Функціональна схема арифметико-логічного пристрою для виконання мікропрограми віднімання складається з модуля операційного блоку МОБ і модуля керуючого блоку МКБ.

Схема містить:

. Регістри RGA і RGB для прийому із вхідної шини Ш1 операндів А і В, та їх зберігання протягом часу виконання мікропрограми.

. Схема BIN для інвертування вмісту регістра RGB, тобто операнда В.

. Схема AND для порозрядної логічної операції «І».

. Схема електронних ключів SW1 iSW2, для передачі операндів на суматор.

. Схема суматора SM.

. Регістр RGС для зберігання результату і його передачі на шину Ш2.

. Схема логічної ознаки результату - знак результату.

.4 Мікропрограма операцій та її графи

Мікропрограмне керування полягає в тому, що будь-яка операція розглядається як складна, що містить більш прості операції, які називаються мікроопераціями, тобто кожна операція - це визначена послідовність мікрооперацій.

Мікропрограма віднімання двійкових чисел має наступний вигляд:

Початок.

Якщо К[1], то М1, інакше - чекати

М1 у1: RGА := А <приймання першого операнда>

Рисунок 2.1 - Функціональна схема АЛП

у2: RGВ := В <приймання другого операнда>

у3 : SМ :=А ++1<мікрооперація віднімання в доповняльних кодах>

у4: RGС :=SМ <присвоєння результату>

Якщо ?, то М2, інакше - М3

М2 у5: ТS:=S<тригеру ТS присвоюється ознака знаку результату (+)>

М3у5: ТS:=<тригеру ТS присвоюється ознака знаку результату (-)>

у6 : Ш2 :=RGС <пересилання в пам'ять>

Кінець

Змістовний граф мікропрограми зображений в додатку А, закодований граф - в додатку Б.

2.5 Структурний синтез автомата Мура

Мiкрооперацiї, що реалізуються операційним блоком, iнiцiалізуються множиною керуючих сигналів Y=[y(1),...,y(m)], з кожним із них ототожнюється визначена мiкрооперацiя. Значення логічних умов, які обчислюються в операційному блоці, відображаються множиною сигналів X=[x(1),...,x(l)], кожен з яких ототожнюється з визначеною логічною умовою. Керуючий блок генерує послiдовнiсть керуючих сигналів, визначену мікропрограмою, яка вiдповiдає значенням логічних умов. Іншими словами, керуючий блок задає порядок виконання дій в операційному блоці, що зрозуміло з алгоритму виконання операцій.

В автоматі Мура функція виходів визначає значення вихідного символу тільки по одному аргументу - стану автомата.

На рис. 2.2 зображений граф автомата Мура для функціонування керуючого блоку.

Рисунок 2.4 - Граф автомата Мура

У вершинах графа записані стани автомата Мура zi та вихідні сигнали yi. Стрілками вказані можливі переходи. Над стрілками вказані умови переходу.

Таблиця переходів показує можливість та умову переходу автомата Мура в інший стан.

Таблиця 2.1 - Таблиця переходів автомата Мура

ZiZj{Xi}Z1Z1Z2?Z2Z31Z3Z41Z4Z51Z5Z6Z7xZ6Z11Z7Z11

Для кодування станів автомата використовуються JK-тригери. Необхідна кількість тригерів визначається за наступною формулою:

, (2.1)

де n - кількість тригерів; i - кількість станів автомата.

Вданому випадку при і=7 - кількість необхідних JK- тригерів n=3. Для оптимального кодування станів автомата Мура з памяттю на JK - тригерах: необхідно стану, в який найчастіше переходить автомат, поставити у відповідність код з найменшою вагою, тобто найменшою кількістю одиниць.

Таблиця 2.2 - Кодовані стани автомата Мура

СтанКодz1000z2001z3010z4011z5100z6101Z7110В структурній таблиці переходів - показано повне функціонування автомата Мура.

Таблиця 2.3 - Структурна таблиця переходів автомата Мура

ZiK(Zi)ZjK(Zj){Xi}{Yi}JKKJZ1000Z1000---Z2001?y1-J1Z2001Z30101y2K1J2Z3010Z40111y3-J1Z4011Z51001y4K1,K2J3Z5100Z6101y5-J1Z7110xy6-J2Z6101Z10001y6K1,K3-Z7110Z10001y6K2,K3-

На підставі даних табл. 2.3 записуються функції вихідних керуючих сигналів та збудження входів JK-тригерів.

y1z2y2z3y3z4y4z5y5z6y6z7

Таблиця 2.5 - Функції збудження входів JK- тригерів

J1Z2 ?1?Z4?Z6J2Z3? Z7xJ3Z5K1Z3?Z5?Z1K2Z5?Z1K3Z1?Z1

Відповідність між входами керування мікросхем і сигналами мікрооперацій наведена в табл. 2.6.

Таблиця 2.6 - Таблиця відповідності між керуючими входами та сигналами мікрооперацій

ВходиLALBLCТЛИТSСигнали мікроопераційy1y2y4y6y3y5

Пояснення до табл. 2.6:

1.LA - запис операнда А в регістр RGA.

2.LB - запис операнда В в регістр RGB.

3.LC - запис результату операції в регістр RGC.

4. - передання результату на вихідну шину.

.ТЛИ - сигнал керування мікросхемами «і», які виконують функцію ключів.

.ТS - сигнал для фіксації знаку результату.

3. ВИБІР ЕЛЕМЕНТНОЇ БАЗИ І ПОБУДОВА ПРИНЦИПОВОЇ СХЕМИ АЛП

.1 Характеристика елементної бази

Малопотужні швидкодіючі цифрові інтегральні мікросхеми серії КР1533 призначені для організації високошвидкісного обміну та опрацювання цифрової інформації, часової синхронізації сигналів в обчислювальних системах. Мікросхеми серії КР1533 в порівнянні з відомими серіями логічних ТТЛ мікросхем володіють мінімальним значенням швидкодії на розсіювану потужність.

Мікросхеми виготовляють за вдосконаленою епітаксіально-планарною технологією з діодами Шоткі і оксидною ізоляцією, одно і дворівневою розводкою.

Конструктивно мікросхеми серії КР1533 виконані в 14-, 16-, 20- і 24-вивідних стандартних пластмасових корпусах типу 201.14-1, 238.16-1, 2140.20-8, 2142.24-2.

Технічні характеристики:

1.Стандартні ТТЛ вхідні і вихідні рівні сигналів.

.Напруга живлення 5,0 В ± 10%.

.Затримка на вентиль 4 нс.

.Потужність споживання на вентиль 1 мВт.

.Тактова частота до 70 МГц.

.Вихідний струм навантаження низького рівня до 24 мА.

.Вихідний струм навантаження високого рівня до -15 мА.

.Гарантовані статичні і динамічні характеристики при емності навантаження 50 пФ в діапазоні температур від -10 ºС до +70 ºС і напруги живлення 5 В ±10%.

.Широкий набір типономіналів мікросхем.

3.2 Вибір елементної бази для побудови принципової схеми АЛП

Арифметико логічний пристрій будується на мікросхемах ТТЛШ серії КР1533 та КР1531.

3.2.1 Побудова принципової схеми модуля операційного блоку

Для побудови принципової схеми модуля операційного блоку використано такі мікросхеми:

. DD1, DD2 - восьмирозрядні регістри RGA типу ИР35.

. DD3, DD4 - восьмирозрядний регістр RGB типу ИР35.

Ці регістри отримують вхідні дані з зовнішньої шини і зберігають їх.

. DD5-DD7 - три мікросхеми типу ЛН1, кожна з яких містить шість інверторів. Реалізовують інвертування операнда В.

. DD8-DD15 - вісім мікросхем типу ЛА3, кожна з яких містить 4 двовходових логічних елементи «і», вихід яких інвертується. Використовуються для реалізації функції ключів. Інвертування виходів здійснюється для перетворення прямого коду операндів в обернений.

. DD16-DD19 -чотири чотирьох розрядні комбінаційні суматори SM типу ИМ6 (серія КР1531).

. DD20, DD21 - два восьми розрядні регістри RGСтипу ИР22 з трьома станами. Використовують для прийому результату і передачі на вихідну шину.

. DD22-DD25 чотири мікросхеми типу ЛИ1, кожна містить по 4 двовходових логічних елемента «і». Реалізовують порозрядну логічну операцію «і» над вхідними операндами А і В.

3.2.2 Побудова принципової схеми модуля керуючого блоку

Для побудови принципової схеми модуля керуючого блоку використано наступні мікросхеми:

. DD26,DD27 - мікросхеми типу ТВ6, яка містить чотири JK-тригера. Чотири тригери створюють пам'ять автомата Мура, тригер на виході ТП фіксує сигнал переповнення.

. DD28 - мікросхема дешифратора 3-8 типу ИД7.

. DD29, DD30- дві мікросхеми типу ЛН1, кожна з яких містить шість інверторів. Інвертують код дешифратора в унітарний, оскільки виходи дешифратора - інверсні.

. DD31 - мікросхема типу ЛИ1, яка містить 4 двовходових логічних елементи «і». На виходах формуються мінтерми функції збудження D-тригерів.

. DD32, DD33- дві мікросхеми типу ЛЛ1, кожна містить 4 двохводових логічних елементи «або». Реалізовує конюнкцію мінтермів утворених схемоюDD31, а також на виходах формують сигнали керування ТЛИ і LC.

.3 Розрахунок споживаної потужності та швидкодії

Згідно статичних характеристик мікросхем ТТЛШ серії КР1533, спроектований арифметико-логічний пристрій споживає потужність:

РИР35=122 мВт;

РИР22=100 мВт (серія КР1551);

РИМ6=180 мВт;

РИД7=75 мВт;

РЛИ1=16 мВт;

РЛА3=30 мВт;

РЛН1=13 мВт;

РТВ6=80 мВт;

РЛЛ1=22,5 мВт;

Загальна потужність знаходиться шляхом додавання всіх потужностей:

РАЛП=4РИР35+5 РЛН1+8РЛА3+4 РИМ6+2 РИР22+5РЛИ1+РТВ6+РИД7+2РЛЛ1= 4*122+5*13+8*30+4*180+2*100+5*16+80+75+2*22,5=1,918 Вт

Мікросхема КР1531ИМ6 реалізує додавання двох чотирирозрядних операндів за tsm.1=15нс. Використовується 4 чотирирозрядних суматори для додавання восьмирозрядних чисел, тому час виконання операції становить tsm.2=4* tsm.1=60 нс. При подачі операндів на входи суматора присутня деяка затримка, тому прийнято обирати тривалість машинного такту TC=4*tsm.2=120 нс. Швидкодія АЛП, виражена кількістю операцій додавання за секунду типу «регістр-регістр» визначається за формулою:

, (3.2)

де F - кількість операцій за одиницю часу;

TC - тривалість машинного такту.

Отже, F=8,33 млн оп/с.

ВИСНОВКИ

Метою даного курсового проекту було навчитися розробляти арифметико-логічні пристрої, на основі елементів ТТЛ серії.

На першому етапі проектування була створена функціональна схема арифметико-логічного пристрою, з детальним описом внутрішніх блоків і регістрів даної схеми.

Другим етапом було створення змістовного і закодованого графу відповідно до створеної нами функціональної схеми.

На основі новостворених графів, був створений алгоритм автомата Мура, з покроковим описом алгоритму створення схеми автомата Мура на JK-тригерах. Після дослідження були розробленні схематичні рішення нашого завдання, де додатково були реалізовано вивід нуля, через побітове перемноження, та операція AND.

Завершальним етапом був розрахунок споживаної потужності та швидкодії наших схематичних креслень.

Отже, було розроблено арифметико-логічний пристрій для операції віднімання 8-розрядних чисел на основі автомата Мура (з памятю на JK-тригерах).

СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ

1.<#"justify">ДОДАТКИ

Додаток А

Змістовний граф

Додаток Б

Закодований граф

МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ Тернопільський національний технічний університет імені Івана Пулюя Кафедра компютерних систем та ме

Больше работ по теме: