Проектування та розробка бази даних "Виставка собак"

 















КУРСОВА РОБОТА

з дисципліни

Цифрові ЕОМ

Проектування спеціалізованого мікрокомпютера з не оптимізованою системою команд



Технічне завдання


1.Спроектувати спеціалізований мікрокомпютер з не оптимізованою системою команд.

.Вихідні дані:

)область призначення - рішення науково-технічної задачі F=Sh(Z1*Z2);

)елементна база - МПК КМ1804 (ВУ4, ВС1, ВР1), КР1533;

)адресний простір памяті АП=64 Кслів;

)ємність ОЗП NRAM=48Кслів, ІМС К132РУ10;

)ємність ПЗП NROM=16Кслів, ІМС КМ555PE4;

)кількість ПВВ NПВВ=32;

)адресність команд АК=3;

)адреса першої команди програми 100h;

)довжина машинного слова n=24;

) команди та дані мають однакову довжину, що дорівнює довжині машинного слова;

) для адресації ПВВ використовується адресний простір памяті;

) за ІМС малої та середньої інтеграції використовується серія КР1533.

.Креслення:

)Схема алгоритму рішення задачі.

)Схема алгоритму функціонування мікрокомпютера.

)Структурна схема мікрокомпютера.

)Формат мікрокоманди.

)Принципова схема мікрокомпютера.



ЗМІСТ


Вступ

. Система команд мікрокомпютера

.1 Схема алгоритму рішення задачі

.2 Програма задачі в змістовній формі

. Розподіл адресного простору памяті

. Визначення формату команди

.1 Довжина поля КОП

.2 Кодування машинних операцій

.3 Вибір режиму адресації

.3.1 Пряма адресація

.3.2 Опесердковано-регістрова адресація

. Формати команд і алгоритм функціонування мікрокомпютера

.1 Формати і цикли команд

.2 Схема алгоритму функціонування мікрокомпютера

. Програмно-мікропрограмна модель мікрокомпютера

. Мікропрограми операцій

.1 Арифметичні операції

.1.1 Операція «Додавання»

.1.2 Операції «Множення» і «Ділення»

.1.3 Операція «Множення»

.1.4 Операція «Ділення»

.1.5 Операція умовного переходу JNZ

.1.6 Такт збереження ТО3

.2 Мікропрограми тактів Твк, ТО1, ТО2

.2.1 Такт вибірки команди Твк

.2.2 Такти вибірки операндів То1, То2

.2.3 Мікропрограма IPL

.3 Такт декодування коду операції Тд

.4 Розподіл адресного простору памяті мікрокоманд

. Структурна схема мікрокомпютера

.1 Процесор

.1.1 Блок мікропрограмного керування

.1.2 Блок регістрів

.1.3 Блок обробки даних БОД

.2 Память

.2.1 Оперативна память

.2.2 Постійна память

.2.3 Дешифратор ПВВ

.2.3 Дешифратор DC АП

.3 Генератор тактових імпульсів (ГТІ)

. Формат мікрокоманди.

. Закодована мікропрограма мікрокомпютера

Висновки

Список використаних джерел


Вступ


Завданням даного курсового проекту було спроектувати спеціалізований мікрокомпютер.

Процес проектування буде розділений на два етапи: архітектурний та технічний. На архітектурному етапі буде розроблений алгоритм рішення задачі, визначена система команд, розроблений алгоритм функціонування мікрокомпютера, розроблені мікропрограми арифметичних, логічних операцій та основних тактів, розроблена структура мікрокомпютера, а також вибрані оптимальні мікросхеми для їх реалізації. Результатом технічного етапу буде принципова схема.

.


1.Система команд мікрокомпютера


.1 Схема алгоритму рішення задачі


Задача F=Sh(Z1*Z2) відноситься до класу науково-технічних. Для обчислення функції Sh використовується степеневий ряд:



Схема алгоритму рішення задачі наведена нижче і деталізована до арифметичних операцій (операторів присвоювання). Зі схеми випливає такий набір арифметичних операцій: { + , * , / }.



1.2 Програма задачі в змістовній формі


Програма задачі наведена в табл. 1. З неї випливає система операцій мікрокомпютера:


{ + , * , / , JNZ , HLT}.


Отже, загальне число машинних операцій М=5.

Таблиця 1

№КОПА1А2A31*Z1Z2R12*R1R1R13+kkR24+R2<1>R35*R2R2R36/R1R3R37*R3Uk-1Uk8+Uk<0>Uk-19+?UkUk?Uk10+k<1>k11JNZ3--12+U0?UkF13HLT---


.Розподіл адресного простору памяті


Адресний простір памяті АП=64Ксл розподіляться для розміщення підмножин адрес RAM, ROM та ПВВ.

Підмножина адрес RAM


NRAM=48Kсл, nA RAM=]log248K[=16; число шістнадцяткових цифр в адресі дорівнює 16/4 = 4.


Діапазон адрес RAM (0000h - BFFFh).

Підмножина адрес ROM


NROM=4Ксл, nA ROM=]log24K[=12; число шістнадцяткових цифр в адресі дорівнює 12/4 = 3.


Діапазон адрес RОM (000h - FFFh).

Підмножина адрес ПВВ


NПВВ=32, nA ROM=]log232[=5

Діапазон адрес ПВВ (00h - 1Fh).


Адресний простір АП=64Ксл. Необхідна розрядність адреси:

nA АП=]log264K[=16; число шістнадцяткових цифр в адресі дорівнює

6/4 = 4.

Діапазон адрес АП (0000h - FFFFh).

Можливий розподіл АП памяті показаний на рис. 1. Максимальне значення адрес памяті: Amax=D01Fh. Цьому значенню відповідає довжина двійкової фізичної адреси коду n=16. Таким чином, адресна шина мікрокомпютера має 16 ліній.








Рис. 1


Такому розподілу АП памяті відповідає структурна схема вибору RAM, ROM, ПВВ, що зображена на рисунку 2.


Рис. 2


.Визначення формату команди


Відповідно до технічного завдання команда має структуру:



3.1 Довжина поля КОП


Мінімальна довжина поля КОП визначається за формулою:

nКОП=]log2(M+1)[=]log2(5+1)[=3


3.2 Кодування машинних операцій


Ніяких обмежень на коди операцій в полі КОП немає, тому використовуємо довільні значення кодів.

Коди машинних операцій подано в табл.2.


Таблиця 2

КОП(15:13)Операція000NOP - нема операції001+ - додавання010* - множення011/ - ділення100JNZ - умовний перехід101HLT - зупинка

3.3Вибір режиму адресації


.3.1 Пряма адресація

Коди адрес А1(А2,A3) є фізичними. Довжина адресного поля А1(А2,A3)

визначається за формулою:

A1(A2,A3)=(n-nКОП)/3=(24-3)/3=7.


Через те, що nA1(A2,A3)=7<nФА=16, використання прямої адресації неможливе.


3.3.2 Опесердковано-регістрова адресація

У цьому випадку команда має структуру:



де ПА1(ПА2,ПА3) - однака режиму адресації

- регістрова

ПА1(ПА2,ПА3) =

- опосередкована

R1(R2,R3) - адреси РЗП.

Нехай кількість РЗП NРЗП=8. Тоді довжина поля R1(R2) буде

Ri=]log2NРЗП[=]log28[=3.


Перевіримо виконання умови

КОП+3*nПАі+3*nRi=3+3+9=15<n=24.


Використання опосередковано-регістрової адресації можливе.

Формат команди мікрокомпютера буде:

.Формати команд і алгоритм функціонування мікрокомпютера


4.1 Формати і цикли команд


На рис.3 наведені формати і цикли команд мікрокомпютера. Перші два

такти Твк та Тд є спільними для усіх команд і реалізують вибірку команд з памяті та їх декодування. Такти ТО1 та ТО2 забезпечують вибірку операндів на мікрокомандні регістри внутрішньої памяті мікокомпютера.


Рис.3



.2 Схема алгоритму функціонування мікрокомпютера



Схема алгоритму являє собою сукупність мікропідпрограм (МПП):

-IPL - пуск мікрокомпютера та завантаження початкової адреси в програмний лічильник;

Твк - вибірка команди з памяті;

ТО1, ТО2 - вибірки першого та другого операндів;

(+,*,/) - відповідні арифметичні операції;

-TO3 - запис результату;

-JNZ - операція умовного переходу;

-HLT - зупинка мікрокомпютера.

Переключальній вершині КОП відповідає такт декодування коду операції.

.Програмно-мікропрограмна модель мікрокомпютера


Модель мікрокомпютера базується на використанні ВІС КМ1804ВС1, що має регістрову память ємністю в 16 слів.

У програмній моделі відображені регістри, які представляються в командах мікрокомпютера; в мікропрограмній моделі - регістри, вмістом яких оперують мікрокоманди. Моделі мікрокомпютера відповідає структура проілюстрована на рис.4.


Рис. 4


Регістри R0-R7 є регістрами загального призначення (РЗП). Регістр R8 - програмний лічильник (ПЛ). Регістри R9-R15 є програмно доступними, причому R9, R10 використовуються для зберігання операндів після тактів ТО1 і ТО2, а регістр R11 - для запису результату після завершення такту ТО3.

Регістри RDI, RDO призначені для короткочасного зберігання даних під час запису в ОП та при читанні з неї. Регістр RA зберігає адресу звернення до ОП.

Регістр команд RK зберігає код команди.

Кнопковий регістр Rкн фіксує адресу першого командного слова програми.

.Мікропрограми операцій


.1Арифметичні операції


.1.1Операція «Додавання»

Цю операцію ВІС реалізує апаратно. Мікропрограма операції показана на рис. 5.


Рис.5

пам'ять мікропрограма алгоритм мікрокомп'ютер

Тривалість такту операції Т++*?, де Р+=1 - кількість процесорних тактів, ?-тривалість процесорного такту.


Т+=?


6.1.2Операції «Множення» і «Ділення»

У списку операцій ІМС ВС1 операції «*» і «/» відсутні, тому в КП вони реалізуються мікропрограмо. Операції «*» і «/» простіше виконувати над даними в прямому коді. Вважатимемо, що операнди завжди додатні числа, що дозволяє нам дещо спростити загальний алгоритм операцій «*» і «/».


6.1.3Операція «Множення»

Архітектура ВС1 орієнтована на реалізацію першого алгоритму: множення починається з молодших розрядів множника, сума часткових добутків зсувається вправо. Цьому алгоритму відповідає мікропрограмна модель, зображена на рис.6.


Рис.6


Алгоритм множення в змістовній формі.

.Співмножники розміщені в регістрах R9, R10.

.Перевірка на рівність нулю значень співмножників.

.Множник з R10 пересилається в регістр RQ.

.Сумі часткових добутків (R10) присвоюємо значення «0».

.Вміст RQ зсуваємо вправо на один розряд.

.Аналізуємо молодший розряд множника (стан тригера Т). Якщо Т=1,

до суми часткових добутків додається множене (R9). Якщо Т=0, до суми часткових добутків додається «0». Утворені суми часткових добутків та множник в RQ зсуваються вправо на один розряд.

.Пункт 6 повторяються для всіх розрядів множника.

.Старша частина добутку буде розміщена в R10, молодша частина

добутку - в RQ. Вважаємо, що старша частина 2n-розрядного добутку (в R10) дорівнює 0. Тому добуток буде n-розрядним і пересилається з RQ в R10.

.Кінець.

Граф мікропрограми (ГМП) операції множення показаний на рис.7.

З нього випливає: кількість мікрокоманд k*=7; число процесорних тактів

, де p*min=1

p*max=4+(24-1)*1+1=28 => p*=](28+1)/2[=15


Тривалість такту операції множення буде Т***?=15?


Рис.7


6.1.4Операція «Ділення»

Використовуємо першу схему ділення: ділене (залишки) зсуваються вліво, дільник - нерухомий. Мікропрограмна модель операції зображена на рис.8. Вважаємо, що ділене має завжди формат слова. При реалізації алгоритму ділене повинно представлятися у форматі подвійного слова. Старшу частину діленого розміщуємо в R10, молодшу - в RQ. Тому вміст R7=0, a RQ?0.


Рис.8.


Реалізація алгоритму починається з перевірки на рівність нулю діленого (R10) та дільника (R9). Якщо умови не виконуються, то ділене пересилається в RQ і в R10 завантажується нуль. Таким чином формується ділене в подвоєному форматі.

У процесі операції в регістрах R10 i RQ формується залишок і при їх подвоєнні звільняються молодші розряди RQ, в які послідовно записуються значення цифр частки, починаючи зі старших розрядів. Значення цифр частки протилежне знаку утвореного нового залишку. На рис.8 відтворена схема формування подвоєного залишку і цифри частки. ГМП ділення, що показаний на рис.9 реалізує алгоритм без відновлення залишку. З нього випливає:

кількість мікрокоманд k/=7; число процесорних тактів p/=](6+23+1+1)/2[=16

Тривалість такту операції множення буде Т//*?=14?



Рис.9


6.1.5Операція умовного переходу JNZ

Операція JNZ змінює вміст ПЛ при значенні умови Z?0. ГМП показаний на рис.10. T=2?.


Рис.10


6.1.6Такт збереження ТО3

Команда ST - адресна і призначена для захисту вмісту регістра R10 в ОП або РЗП. ГМП показаний на рис. 11. T=3?.


Рис.11


6.2Мікропрограми тактів Твк, ТО1, ТО2


.2.1Такт вибірки команди Твк

У такті вибірки команди код команди вибирається із ОП на регістр RGK.

Адресацію команд забезпечує ПЛ. ГМП такту показаний на рис.12. Т=2?.


Рис.12


6.2.2Такти вибірки операндів То1, То2

В цих тактах операнди завантажуються відповідно в регістри R9 та R10.

Джерелом операндів можуть бути регістр РЗП або комірка ОП, що визначається ознакою режиму адресації ПА1(ПА2). ГМП тактів наведений на рис.13.


Т=](3+2)/2[=3?


Рис.13


6.2.3Мікропрограма IPL

Мікропрограма IPL забезпечує завантаження початкової адреси програми в ПЛ з кнопкового регістра Rкн. ГМП зображений на рис.14.

6.3Такт декодування коду операції Тд


У такті Тд виконується ідентифікація операції, яка представлена в полі

КОП регістра RGK. Декодер поля КОП реалізується як ПЗП (ROM) (рис.15) і перетворює код операції в початкову адресу МП операції.



Код у полі КОП є адресою комірки ПЗП, в якій записна початкова адреса

МП відповідної операції. У табл.3 наведені ці відповідності. З неї можна визначити такі параметри ПЗП як ємність q та розрядність r комірок .


ПЗП(q:r)=5x3


Для реалізації декодера вибираємо ІМС КР556РТ4, що має організацію РТ4[q x r]=256x4.


Таблиця 3

Адреса (КОП)Початкова адреса МПОперація0001NOP0012+0103*0114/1015JNZ

.4Розподіл адресного простору памяті мікрокоманд


Керуючий пристрій мікрокомпютера реалізує принцип програмованої логіки. Мікропрограми тактів операцій в закодованій формі зберігаються в памяті мікрокоманд. Розподіл адресного простору ПМК виконується з урахуванням кількості мікрокоманд в ГМП тактів, способі реалізації декодування поля КОП, а також організації ВІС ВУ4. Орієнтований розподіл мікрокоманд показаний у табл.4.


Таблиця 4

АдресиАП ПМКПримітка0CJP16IPL1CJP16NOP2CJP49+3CJP54*4CJP59/5CJP64JNZ6-10To111-15To216-18Твк19-24То325-26Т+27-34Т*35-46Т/47-48Tjnz49CJS6Цикл +50CJS1151CJS2552CJS1953CJP1654CJS6Цикл *55CJS1156CJS2757CJP1958CJP1659CJS6Цикл /60CJS1161CJS3562CJP1963CJP1664CJS47Цикл JNZ65CJP16

Для керування функціонуванням ВІС ВУ4 використовуються мікрокоди,

символічні позначення яких наведені у табл.4. Наприклад, запис CJP19 - це безумовний перехід до мікропідпрограми операції збереження ST за адресою 19. До загальної кількості мікрокоманд мікропідпрограм додається ще одна - МК виходу з мікропідпрограми.

З табл.4 випливає, що ємність памяті МК = 66 комірок. Отже, розрядність адреси ПМК: nАПМК=]log266[=7



7. Структурна схема мікрокомпютера


Структурна схема мікрокомпютера показана на рис.16. До його складу входять: процесор, память, пристрої вводу/виводу, генератор тактових імпульсів.


Рис.16.


7.1 Процесор


Склад процесора: БМК, БОД, блок регістрів.


7.1.1 Блок мікропрограмного керування

Регістр команд RGK призначений для прийому, зберігання та видачі коду команди. Для реалізації RGK використовуємо ІМС КМ1804ИР2.

Умовно-графічне позначення регістра і поле мікрокоманди керування ним показано на рис.17.


Рис.17


Кількість ІМС ИР2, які необхідні для реалізації регістра RGK, дорівнює:

n/nИР2=24/8=3

Перетворювач початкової адреси ППА виконує функцію декодера КОП. Реалізується на ВІС КР556РТ4А (рис.18).


Рис.18


Мультиплексор логічних умов MX ЛУ призначений для комутації логічних умов (ЛУ) ПА1, ПА2, ПА3, N, Z, NZ, Т на вхід СС ВІС ВУ4. Для вибору ЛУ використовується поле MS в полі мікрокоманди БМК. Розрядність поля визначається за формулою:

MS=]log2(L+1)[


де L - кількість логічних умов. У нашому випадку L=7.

MS=]log2(7+1)[=3

Кодування логічних умов в полі MS наведено у табл.5.


Таблиця 5

К(MS)ЛУ0001001N010Z011NZ100ПА1101ПА2110ПА3111Т

Мультиплексор MX реалізується на ІМС КР1533КП5


.

Рис.19


Схема керування послідовністю МК призначена для генерації адрес МК і реалізується на ВІС КМ1804ВУ4.


Рис. 20. УГП СКПМК1804ВУ4


Мікрокоманда керування ВІС ВУ4 має таку структуру:

16ВУ403I06A02MS0CICCCOM161312653210

Память мікрокоманд ПМК називається керуючою і призначена для зберігання мікропрограм операцій. Орієнтована ємність ПМК 66 комірок. Розрядність комірок ПМК відповідає розрядності МК. Реалізується як ПЗП (ROM) на ВІС КР556РТ17, що має організацію 0,5Кх8. (Примітка: як буде визначено пізніше, розрядність мікрокоманди становить nМК=56, отже для реалізації запамятовуючого масиву ПМК потрібно буде взяти 56/8=7 мікросхем РТ17).


Рис. 21. УГП ПЗП на ВІС КР556РТ17


Блок мультиплексорів MX призначений для комутації адрес звернень до регістрів загального призначення (РЗП), що представлені в полях R1, R2, R3 коду команди або адрес звернень до регістрів мікрокоманд, що відображені в полях A, B, C регістра RGMK (поле БОД). Структура блока MX представлена на рис.22.

Блок MX реалізується на ІМС КР1533КП11.

Поле БМК коду мікрокоманди має таку структуру:


20БМК0RGMK16ВУ40MXMXМХENWR3I06A02MS0CICCCOMABС

Рис.22


Функціональна схема блока MX показана на рис.23.


Рис.23


7.1.2 Блок регістрів

Блок регістрів забезпечує короткочасне зберігання даних та адрес звернення до памяті. До складу блоку входять наступні регістри.

Кнопковий регістр Rкн призначений для завантаження та зберігання початкової адреси коду програми ПА=010h. Регістр Rкн реалізується на ІМС КМ1804ИР2. Кількість ІМС ИР2 визначається розрядністю фізичної адреси:


КRкн=nA/nИР2=16/8=2

Структура Rкн показана на рис.24.

Включенням регістра керує поле МК Rкн.


Рис.24


Регістри даних RDI/RDO служать для прийому/видачі з памяті/в память відповідно. Реалізуються на ІМС КМ1804ИР2. Кількість ІМС становить 24/8=3. Керування функціями RDI/RDO виконують відповідні поля МК.

Регістр адреси RA призначений для прийому з БОД адреси, її зберігання та подачі на шину адресу. Розрядність RA=nA=16. Кількість ІМС: 16/8=2. Регістром керує відповідне поле МК.


Рис.25


Поле МК RG має таку структуру:

6RG0Rкн5RDI43RDO21RA0ENWRENWRENWREN

7.1.3 Блок обробки даних БОД

Блок призначений для обробки даних та адресної інформації. Реалізується на ВІС ВС1 та ВР1. Кількість ВІС ВС1 визначається як max{n, nA}. Так як n=24 і nA=16, то число ВІС ВС1

КВС1=n/nВС1=]24/4[=6

Для прискорення розповсюдження переносу між ВІС ВС1 використовується ВІС ВР1.

Для зберігання ознак N, NZ , Z, T служить регістр стану RGC. Релізується на ІМС ИР2.

Для виконання операцій * та / необхідна відповідна комутація виводів ВІС ВС1, яка показана на рис.26.


Рис.26


Мікрокоманда керування блоком обробки даних має структуру:

24 БОД 024 \ ВС1 2МК1 1МК2 08 І 03 A 03 B 03 C 0СІEN

7.2 Память


.2.1 Оперативна память

Оперативна память має організацію (48Кх24).Реалізується на динамічних ІМС К132РУ10А з організацією (64Кх1).

Визначимо організацію ЗМ. Він має площинну організацію t x s,

де t - кількість рядків, s - кількість стовпчиків.


t x s = 48Кх24 / 64Кх1 = 1 х 24,t = 1, s = 24.


Функціональна схема RAM мікрокомпютера показана на рис.27.


Рис.27


.2.2 Постійна память

Постійна память має організацію (16Кх24). Реалізується на ВІС КМ555РР4, що мають організацію (8Кх8). Визначимо організацію ЗМ. Він має площинну організацію t x s, де t - кількість рядків, s - кількість стовпчиків.


t x s = 16Кх24 / 8Кх8 = 2 х 3,t = 2, s = 3.


Функціональна схема ROM зображена на рис.28.


Рис.28


7.2.3 Дешифратор ПВВ

Дешифратор DC ПВВ реалізується на ІМС КР1533ИД3.


7.2.4 Дешифратор DC АП

Функціональна схема дешифратора DC АП показана на рис.2. Для його реалізації в КП використовуються логічні елементи серії КР1533.


7.3 Генератор тактових імпульсів (ГТІ)


В мікрокомпютері ГТІ реалізується на ВІС КМ1804ГГІ, що дозволяє отримувати на своїх виходах розподілені в просторі і часі послідовності тактових імпульсів CLK1, CLK2. На рис.29 представлена схема підключення кварцового генератора та керування ГТІ. Входи START i HLT використовуються для виставлення режимів роботи ГТІ Робота та Призупинення.


Рис.29


Генерація тактових імпульсів CLK1, CLK2 виконується в режимі Робота. Такий режим задається в полі МК ГГІ значеннями сигналів MST=1, MHT=0. Режим Призупинення (зняття CLK1-CLK3) установлюється значеннями MST=0, MHT=1.



8. Формат мікрокоманди


Окремі поля мікрокоманди були визначені на етапі розробки структурної схеми мікрокомпютера. Загальний формат мікрокоманди показаний на кресленні 2.



9. Закодована мікропрограма мікрокомпютера


Мікропрограма розміщується в памяті МК і забезпечує керування пристроями мікрокомпютера відповідно до семантики команди.

Закодована мікропрограма розробляється з урахуванням формату МК, циклів команд, розподілу памяті МК, а також використання ВІС ВС1 та ВУ4.

Мікропрограма наведена у табл.6.


табл.6.


Висновки


Завданням даного курсового проекту було спроектувати спеціалізований мікрокомпютер, система команд якого однозначно визначається списком процедур (операцій), необхідних для успішного рішення науково-технічної задачі.

Процес проектування був розділений на два етапи: архітектурний та технічний. На архітектурному етапі розроблений алгоритм рішення задачі(креслення 8). Ця схема деталізована до арифметичних операцій (операторів присвоювання). Зі схеми випливає такий набір арифметичних операцій: { + , * , / }.

Була обрана опесердковано-регістрова адресація за виконанням необхідної умови для цієї адресації.

Схема алгоритму функціонування мікрокомпютера являє собою сукупність мікропідпрограм(креслення 7).

Розробивши мікропрограми арифметичних, логічних операцій та основних тактів було виконано розподіл адресного простору памяті мікрокоманд.

Структурна схема мікрокомпютера на кресленні 6.

Результатом технічного етапу є принципова схема, наведена на кресленні 4.

Для керування блоками мікрокомпютера був розроблений формат мікрокоманди, наведений на кресленні 3.

Для рішення поставленої задачі була розроблена мікропрограма (табл.6), поля якої заповнені згідно формату мікрокоманди.


Список літератури


1.Цифрові електронні обчислювальні машини: Методичні вказівки до виконання курсових проектів / Уклад.: Єфимець В. М., Жуков І. А., Іваськів Ю. Л. та ін. - К.: НАУ, 2011. - 52 с.

.Аверьянов Н. Н., Березенко А. И., Борщенко Ю. И. и др. Микропроцессоры и микропроцессорные комплекты интегральных микросхем. Том 2. - М.: «Радио и связь», 2007. - 368 с.

.Дональд Д. Гивоне, Роберт П. Россер. Микропроцессоры и микрокомпьютеры. Вводный курс.: Пер. с англ. В. С. Штаркмана и Т. А. Шаргиной - М.: «Мир», 1983. - 466 с.

4.Шило В. Л. Популярные микросхемы ТТЛ. Серии: КР1533, КР1531, К531, К555, К155. - М.: «Аргус», 2010. - 65 с.

.Полупроводниковые БИС запоминающих устройств. Справочник под.редакцией Гордонова А. Ю. и Дьякова Ю. Н. - М.: «Радио и связь»,1990. - 359 с.


КУРСОВА РОБОТА з дисципліни Цифрові ЕОМ Проектування спеціалізованого мікрокомпютера з не оптим

Больше работ по теме:

КОНТАКТНЫЙ EMAIL: [email protected]

Скачать реферат © 2017 | Пользовательское соглашение

Скачать      Реферат

ПРОФЕССИОНАЛЬНАЯ ПОМОЩЬ СТУДЕНТАМ