Исследование статического элемента памяти запоминающего устройства с произвольной выборкой

 















ЛАБОРАТОРНАЯ РАБОТА № 4

"Исследование статического элемента памяти запоминающего устройства с произвольной выборкой"


Введение


С развитием интегральной технологии произошел существенный скачок в объеме производства запоминающих устройств (ЗУ). Постепенное снижение их удельной стоимости и габаритов послужило причиной вытеснения других типов ЗУ на рынке современной вычислительной техники.

В настоящее время для интегральной технологии не является предельной информационная емкость в миллиард бит на один кристалл. В таких схемах наиболее ярко проявляется нетрадиционность схемотехники микроэлектронных устройств по сравнению со схемами, построенными на дискретных элементах [1,2].

В настоящей работе исследуется элемент памяти (ЭП) (рис.1), построенный на биполярных двухэмиттерных транзисторах, используемый в интегральных схемах памяти с произвольной выборкой.


Функциональная схема ЭП


На рис. 2, а приведена функциональная схема ЭП ЗУ с произвольной выборкой. В нее входят:

бистабильная ячейка (БЯ);

цепи управления бистабильной ячейкой при записи информации (ЦЗ);

цепи управления бистабильной ячейкой при считывании информации (ЦС).

БЯ обеспечивает хранение информации, записанной в нее через ЦЗ. Входы Азап и Асч необходимы, во-первых, для выбора из множества ЭП в ЗУ только одного и, во-вторых для определения режима работы ЭП. При соответствующем значении логического уровня на входе Асч происходит считывание информации и на выходе ЭП Dсч появляется логический уровень, соответствующий той информации, которая была предварительно записана в БЯ.

При наличии напряжения питания БЯ статического ЗП находится в одном из двух устойчивых логических состояний, либо в состоянии "0", либо - "1". В ЭП (рис.1) используется БЯ на биполярных транзисторах, которую можно представить в виде, приведенном на рис. 3.
















При конкретной реализации информационный вход Dвх и выход Dсч ЭП могут быть совмещены (рис.2, а). Аналогично объединяются и управляющие режимом работы ЭП входы Азап. и Асч. В результате функциональная схема ЭП принимает вид, показанный на рис.2,б. Оба входа: информационный D и адресный А через цепи управления (ЦУ) задают режим работы ЭП, т.е. "хранение", "считывание" или "запись" и то состояние, в которое он переводится при записи.




























Элемент памяти (рис. 1) представляет собой конкретную реализацию функциональной схемы (рис.2,б). Он управляется по двум входам, на которые подано напряжение UD и UA (рис. 1). На третьем входе ЭП напряжение Uon поддерживается постоянным независимо от режима работы ЭП. В качестве цепей управления (ЦУ) ЭП (рис.1) используются первые и вторые эмиттеры транзисторов Т1и Т2.


Режимы работы ЭП


Элемент памяти, используемый в интегральных схемах памяти с произвольной выборкой, работает в трех режимах:

. Режим хранения.

. Режим считывания.

. Режим записи.

ЭП (рис.1) является симметричным, т.е. R1 = R3, R2 = R4, а параметры транзисторов Т1 и Т2 идентичны, причем площади их эмиттеров одинаковы.

Режим хранения задается тем, что , где


(1)


При этом должно выполняться условие


, (2)


что позволит одному из транзисторов быть открытым и ЭП - в устойчивом состоянии.

При выполнении условия (1) вторые эмиттеры транзисторов ЭП (рис.1) оказываются под меньшим напряжением по сравнению с первым эмиттером открытого транзистора или даже под отрицательным напряжением смещения. Следовательно, вторые эмиттеры закрыты. В этом случае, изменение напряжения на информационном входе D не вызовет переключения ЭП, который в случае можно рассматривать как БЯ вида рис.3.

Предположим, что открыт транзистор Т1 и это состояние ЭП будем называть "0". Определим режим работы открытого транзистора, который может быть либо нормально-активным, либо насыщенным.

По закону Ома для схемы (рис.3,а) можно записать:


(3)

(4)


Известно, что если для открытого транзистора выполняется неравенство


IK/IБ < bN , (5)


то он работает в режиме насыщения. На основании (3) и (4) имеем


(4.6)


Исходя из требования (2) и того, что R4 < R1, следует, что каждое из выражений в скобках (6) по величине не превышает двух, а IK1/IБ1 < 4. Коэффициент усиления транзисторов bN интегральных схем памяти больше 20. Следовательно, условие (5) выполняется в широком интервале значений UИП и U0A, а транзистор Т1 работает в режиме насыщения. В результате UКЭ1 = UКЭн, UБЭ1 = UБЭн, a UБЭ2 = UКЭ1 = UКЭн. Так как UКЭн < UБЭгр, то у транзистора Т2 р-n переход база-эмиттер закрыт, закрыт и транзистор Т2.

Таким образом, показано, что в БЯ статического типа (рис. 3) всегда один из биполярных транзисторов открыт и насыщен, а другой - закрыт.

Режим считывания. В отличие от режима хранения, когда ток открытого транзистора протекает по цепи источника напряжения UA, теперь необходимо создать условия, когда по наличию или отсутствию тока в цепи UD можно было бы судить о состоянии ЭП. Для этого необходимо закрыть первые эмиттеры ЭП (рис. 1), что достигается при условии


UA = UA1,

. (7)


Причем необходимо исключить возможность переключения ЭП в другое состояние, для чего на выходе D устанавливается напряжение


UD = Uon (8)


Аналогично требованию (2) должно выполняться условие


(9)


Выполнение условий (7) и (8) позволяет ЭП (рис.1) рассматривать в виде (рис. 4). Если транзистор T1 закрыт (состояние "I" ЭП), то в цепи UD ток будет практически отсутствовать, а когда Т1 открыт (состояние "0" ЭП), то будет протекать ток считывания "0".


(10)


По окончании считывания напряжение UA понижается до значения U0A и ЭП переходит в режим хранения информации.

Режим записи осуществляется, когда UA = U1A. При этом напряжение на входе D должно быть либо UD > Uon (UD = U1D), либо UD < Uon (UD = U0D), в зависимости от характера записываемой в ЭП информации. Так как в режиме записи первые эмиттеры закрыты, как и при считывании, то ЭП (рис. 1) можно представить в виде рис. 4. Рассмотрим процесс записи, начиная с исходного состояния, когда UD = Uon , и открыт транзистор Т1. В результате ток базы второго транзистора IБ2 = 0 и


(11)


т.е. Т2 закрыт. При увеличении потенциала UD напряжение UБЭ2 также будет расти, что при достижении величины UБЭ2 = UБЭгр приведет к отпиранию транзистора Т2. Это произойдет, когда


(12)


В результате протекания через резистор R3 тока IK2 (рис. 4) потенциал базы транзистора T1 уменьшится, напряжение UБЭ1 станет меньше величины UБЭгр и T1 закрывается. ЭП переключится в состояние "1". Если теперь понизить потенциал UA до величины U0A, которое меньше чем Uon, то ЭП перейдет в режим хранения, находясь в этом новом состоянии.

память интегральный переключательный биполярный















Рассмотрение процесса переключения ЭП из состояния "1" в состояние "0" начнем с исходного состояния, когда UA = U1A , UD = Uon и открыт транзистор Т2. В этом случае UБ1 = UK2 = Uon + UКЭн, т.к. IБ1 = 0.

Напряжение на р-n переходе база - эмиттер транзистора T1.


,


т.е. T1 закрыт.

Для отпирания транзистора T1 напряжение на входе D необходимо уменьшить до величины.


, (13)


что откроет его р-n переход база-эмиттер. Потечет ток эмиттера и коллектора T1 (рис. 4). В результате потенциал его коллектора уменьшится. Транзистор Т2 закроется, a T1 перейдет в режим насыщения. Для того, чтобы зафиксировать это логическое состояние ЭП и предотвратить в дальнейшем его переключение при изменении UD, необходимо уменьшить потенциал UA до величины U0A.

На основании проведенного анализа режимов работы ЭП (рис. 1) можно сделать следующие выводы:

1) открытый транзистор T1 (или T2), либо по первому, либо по второму

эмиттеру в зависимости от режима работы ЭП находится в насыщении;

) переключение ЭП начинается с отпирания ранее закрытого транзистора и только затем закрывается транзистор бывший открытым;

) Из соотношений (12) и (13) видно, что переключение ЭП из состояния 0 в состояние "I" происходит при UD > Uon, а из "1" в 0 - при UD < Uon. Это означает, что ЭП по входу UD имеет вольтамперную характеристику с гистерезисом (рис. 5).

В таблице 1 приведены логические уровни на управляющих входах ЭП, обеспечивающих его работу в различных режимах.


Переключательные характеристики ЭП


Для определения функциональных параметров ЭП (рис. 1) необходимы следующие зависимости:


1. ID = f(UD);

. UK1 = f(UD);

3. UK2 = f(UD).


Таблица 1. Режимы работы ЭП

Режим работыЛогические уровни на управляющих входахUDUAХранение0СчитываниеUD = Uon1Запись: 0 1 0 1 1 1

На основании проведенного анализа режимов работы ЭП несложно получить соотношения, которые с определенной степенью точности позволят построить указанные зависимости.
























Рассмотрим исходное состояние ЭП, когда напряжение UA = U1A = UИП, а UD= 0. В этом случае всегда по второму эмиттеру открыт транзистор Т1, так как Uоп > 0. В цепи источника напряжения UD течет ток ID. При увеличении UD ток ID. будет уменьшаться (линия АВ на рис. 5, а) по закону


(14)


На графике (рис. 5, а) этот ток имеет отрицательное значение, так как принято считать положительным втекающий в исследуемую схему ток, а ток ID вытекает из ЭП.

Соотношение (14) справедливо, пока не начал открываться транзистор Т2, а это произойдет при


(15)


Будем считать, что включение транзистора Т2 закончится, когда на его р-n переходе установится напряжение UБЭн, т.е. Т2 войдет в насыщение. При этом напряжение на входе D необходимо увеличить до значения


(16)


Дальнейшее увеличение напряжения UD уже не изменяет величины тока ID, который практически равен нулю (ток обратно смещенного р-n перехода).

Постепенное уменьшение напряжения UD приводит к отпиранию транзистора T1. Происходит это при


(I7)


Так же, как и для транзистора Т2, определим напряжение UD, при котором транзистор T1 окажется в насыщении.


(18)


На графике (рис. 5,а) стрелками показано перемещение условной рабочей точки ЭП при его переключениях, вызванных изменением напряжения UD.

Построение характеристик переключения, приведенных на рис. 5, облегчается тем, что для различных значений UD напряжения UКЭн и UБЭн насыщенного транзистора изменяются незначительно. Лишь вблизи интервалов {UD(B), UD(C)} и {UD(G), UD(F)}, где происходит переключение ЭП, напряжения UБЭ и UКЭ транзисторов меняются существенно. В результате мы имеем возможность построения кусочно-линейных зависимостей, одну из которых мы и построили (рис. 5,а).

Т.к. задаем UA = U1A = UИП, то ЭП (рис.1) опять будем рассматривать в виде рис.4.

Исходное состояние UD = 0, Uon > 0. Следовательно транзистор Т1 открыт и насыщен.


UK1 = UD + UКЭн (19)

(20)


Как и (14) соотношения (19), (20) справедливы пока UD £ UD(B) из (15). Это линия АВ на графиках рис. 5, б,в.

При возрастании напряжения UD на участке СЕ и при его уменьшении на участке EF (рис.5, б,в) транзистор T1 закрыт. Поэтому не наблюдается влияние напряжения UD на величины UK1 и UK2, которые определяются как:


(21)

UK2 = Uon + UKЭн. (22)


С учетом (15) - (18) соотношения (19)-(22) позволяют построить в кусочно-линейном виде зависимости UK1 = f(UD), и UK2 = f(UD).


Функциональные параметры ЭП


Для численной характеристики работы ЭП в различных режимах используются следующие параметры:

. I0Dсч, I1Dсч - ток протекающий по цепи управления в режиме считывания "0" и "I".

. I0Dзап, I1Dзап - ток протекающий по цепи управления в режиме записи "0" и "I".

. U0D, U1D - логические уровни на управляющем входе ЭП, обеспечивающие переключение соответственно в "0" и в "I".

. UDD - ширина петли гистерезиса.

. U0п(зап), U1п(зап) - помехоустойчивость в режиме записи.

6. U0п(сч), U1п(сч) - помехоустойчивость в режиме считывания.

. U0п(хр), U1п(хр) - помехоустойчивость в режиме хранения.

. Ixp - ток, протекающий через ЭП от источника питания в режиме хранения.

На рис. 6, а, б ,в показано, как определяются первые шесть типов параметров по характеристикам переключения ЭП. Как и при анализе передаточных характеристик вентилей в точках D1 и D2 (рис. 6, б, в) зависимостей UK1 = f(UD) и UK2 = f(UD) касательная к передаточной характеристике имеет с горизонталью угол в 450 .























Для различных типов ЭП понятие помехоустойчивости в режиме хранения одного из состояний 0 или "1" может не иметь смысла. Так для ЭП рис. 1 выполнение неравенства (1) является условием неразрушения информации.

Если окажется, что UD станет меньше U0A, то произойдет переключение ЭП из "1" в состояние "0". Наибольшая вероятность такого события, когда UD = U0D, а разность U0D - U0A и является мерой запаса помехоустойчивости ЭП в состоянии "1". Следовательно


Un(xp) = U0D - U0A.


Когда ЭП (рис. 1) находится в состоянии "0", при выполнении условия U0A < Uon, никакое значение напряжения UD не сможет переключить ЭП в состояниe "1". Поэтому для данного типа ЭП величина U0п(хр) не определена, если не рассматривать явления пробоя р-n переходов.

Величина тока, потребляемого ЭП от источника питания в режиме хранения, определяется из соотношения (14) при подстановке вместо UD напряжения U0A.


Предварительный расчет


Основные данные для расчета представлены в табл.2. Рассчитываются зависимости ID = f(UD); UK1 = f(UD); UK2 = f(UD) с использованием методики, изложенной в теоретическом разделе.


Экспериментальная часть


Установить на макете номиналы резисторов R1..R4 и величины напряжения UИП и Uon в соответствии с вариантом (табл.2). Составить электрические схемы измерения вольт-амперной характеристики ID = f(UD) и передаточных характеристик


UK1 = f(UD), UK2 = f(UD)


схемы ЭП при использовании ПНСХ. Получить на экране осциллографа указанные характеристики. Все характеристики снимают для номинального значения Uon (Uon +/- 0.5 B), экспериментальные графики накладываются на расчетные.


Обработка результатов


По экспериментальным характеристикам ЭП определить функциональные параметры ЭП в соответствии с изложенной выше методикой и рис.6, результаты внести в форму табл.3.


Таблица 3. Таблица представления результатов измерений

Условия измеренийI0DсчI1DсчI0DзапU0DU1DIxpUonUon +0.5 В

Рекомендуемая литература


Валиев К.А., Орликовский А.А. Полупроводниковые интегральные схемы памяти на биполярных транзисторных структурах. -М.: "Сов.радио", 1979, с.122-125.

2. С. Мурога. Системное проектирование сверхбольших интегральных схем. - I ч. - М.:Мир, 1985, с.7-13.


ЛАБОРАТОРНАЯ РАБОТА № 4 "Исследование статического элемента памяти запоминающего устройства с пр

Больше работ по теме:

КОНТАКТНЫЙ EMAIL: [email protected]

Скачать реферат © 2017 | Пользовательское соглашение

Скачать      Реферат

ПРОФЕССИОНАЛЬНАЯ ПОМОЩЬ СТУДЕНТАМ