АЛУ суммирования двоичных чисел в дополнительном коде

СОДЕРЖАНИЕ

1. Анализ задания и выбор принципов (методов) для проектирования заданного устройства

2. Разработка алгоритма выполнения операций, необходимых для обработки информации

3. Разработка структурной схемы

. Расчет и составление временной диаграммы управляющих сигналов

. Выбор элементной базы необходимой для разработки принципиальной схемы

. Выполнение необходимых расчетов для разработки принципиальной схемы

. Разработка принципиальной схемы, включающую и схему обнаружения ошибок, допущенных пользователем при вводе информации

. Описание процесса разработки принципиальной схемы

) Расчет быстродействия

ЗАКЛЮЧЕНИЕ

БИБЛИОГРАФИЯ

1. Анализ задания и выбор принципов (методов) для проектирования заданного устройства

информация двоичное число код

В данном курсовом проекте необходимо разработать устройство суммирования двоичных чисел в дополнительном коде. Очевидно, что это устройство должно состоять из нескольких блоков: блок ввода чисел, блок перевода чисел дополнительны код, блок суммирования и вывода информации. При обработке информации будет выводиться сумма либо сигнал о переполнении разрядной сетки.

Для ввода чисел можно использовать кнопки, для хранения регистры, а для суммирования сумматоры.

. Разработка алгоритма выполнения операций, необходимых для обработки информации

Для выполнения операций над числами, необходимо их ввести. Ввод чисел осуществляется в двоичной системе и записываются во входной регистр. Откуда перезаписываются в основной, в зависимости от знака записывается прямой или дополнительный код. Перевод в дополнительный код осуществляется при суммировании единицы и инверсного кода введенного числа. После ввода обоих чисел происходит суммирование, при помощи 13-ти разрядного сумматора. При переполнении разрядной сетки загорается индикатор - «переполнение разрядной сетки». Вывод информации происходит при помощи лампочек.

. Разработка структурной схемы устройства

Структурная схема устройства состоит из блока ввода чисел, коммутатора, блока преобразования в дополнительный код, нескольких регистров и блока управления.

Блок ввода: В этом блоке осуществляется непосредственный ввод чисел в устройство оператором в двоичной системе. Длина числа-12 бит, в том числе знаковый бит. Блок ввода выполняет также функцию распознавания знакового бита. В зависимости от знакового выдаёт прямой или инверсный код числа.

Блок перевода чисел: Данный блок осуществляет перевод в дополнительный код, суммируя единицу и инверсный код введенного числа.

Коммутатор: Этот блок осуществляет коммутацию чисел на входы регистров. Коммутатор имеет управляющий вход. Управляющий сигнал переключает прямой код числа с выхода блока ввода на входы регистров или дополнительный код с выхода блока перевода чисел на входы регистров

Блок суммирования: осуществляет суммирование чисел.

Блока управления - это устройство формирует управляющие сигналы согласно временной диаграмме.

Блок вывода: выводит информацию пользователю. Сумму или сигнал о переполнении разрядной сетки.

Структурная схема устройства:

4. Расчет и составление временной диаграммы управляющих сигналов

Для управления работой схемы я использовал блок управления, который в зависимости от входных сигналов выдает 5 управляющих сигналов. Изобразим алгоритм формирования управляющих сигналов:

Согласно изображенному алгоритму составим временную диаграмму управляющих сигналов:

. Выбор элементной базы, необходимой для схемы разработки принципиальной схемы

Для реализации поставленной задачи необходимо подобрать ряд логических элементов.

Очевидно, что для хранения чисел необходимы регистры.

Для хранения введенных чисел используем по три ( т.к. необходимо 11 разрядов) 4-х разрядных регистров сдвига с Z-состоянием выходов Рг К155 ИР16. Для некоторых случаев подключим дополнительный входом In, который разрешает подачу на выходы Рг с инверсных выходов внутренних триггеров. Загрузка осуществляется через вход SI, а выгрузка через выходы Q0 -Q11. Вход ОЕ, при низком уровне выходы находятся в состоянии Z. Характеристики регистра: Iпот = 63 мА, Тзад = 80 нс.

Для хранения знакового разряда используем D-Тригерг К155ТМ2.

Данная микросхема содержит два независимых D-триггера. У каждого Т-триггера есть входы D, C и асинхронные входы S, R, а также комплиментарные входы Q и Q. Характеристики: Iпот = 18 мА, Тзад = 22 нс.

В проекте были использованы несколько логических элементов 2И и 2ИЛИ, используем микросхемы К155ЛЛ1 и К155ЛИ1. Данные микросхемы представляют собой в первом случае 4 элемента «ИЛИ» без инверсии, а во втором случае 4 элемента «И» без инверсии. Время задержки при переключении для первой микросхемы 0?1 = 15 нС, 1?0 = 11 нС, выходной ток = 16 мА, для второй микросхемы - 0?1 = 27 нС, 1?0 = 19 нС, выходной ток = 16 мА.

Для коммутации сигналов используем 3 микросхемы К531КП11

Эти микросхемы содержат по 4 одинаковых двухвходовых мультиплексора. Характеристики регистра: Iпот = 54 мА, Тзад = 72 нс.

Для суммирования чисел используем три 4-х разрядных сумматора типа К155ИМ3. Это полный сумматор двух 4-разрядных байтов.

Характеристики регистра: Iпот = 120 мА, Тзад = 230 нс.

При конечном суммировании имеется 2 знаковых разряда т.о. получается 13-ти разрядное число, используем еще 1 сумматор К155ИМ1. Это полный сумматор пары чисел. Характеристики регистра: Iпот = 54 мА, Тзад = 46 нс.

При конечном суммировании на используемые сумматоры подключим дополнительный вход ОЕ - разрешение на выход.

Для управления работой схемы используем блок управления, который генерирует управляющие сигналы описанные выше. В нем использовали логические элементы, триггеры и счетчики.

Счетчики составили на микросхемах К155ИЕ2 и К155ИЕ7 с необходимым коэффициентом счета. Характеристики: Iпот = 51 мА, Тзад = 35 нс.

6. Выполнение необходимых расчетов, для разработки принципиальной схемы

Для разработки принципиальной схемы никаких расчетов выполнять нет необходимости.

7. Разработка принципиальной схемы, включающей и схему обнаружения ошибок, допущенных пользователем при вводе информации

Разработку принципиальной схемы необходимо производить поэтапно, разрабатывая каждый блок структурной схемы. Описание процесса разработки принципиальной схемы подробно рассмотрено в следующем пункте.

При вводе информации пользователем может быть допущена только одна ошибка: ввод неправильного количества битов. Для предотвращения этой ошибки необходимо производить счет количества введенных битов. Набор каждого числа осуществляется непосредственно с клавиатуры, состоящая из двух кнопок «0» и «1». Сигнал (импульс) ввода числа поступает на счетный вход счетчика DD14 с коэффициентом счета 12. После ввода двадцать четвертого бита на инверсном выходе триггера DD12,1 появляется «0», который блокирует дальнейший счет.

В процессе суммирования может быть переполнение разрядной сетки, при этом на выходе формируется не верный результат. Данный случай предусмотрен и при переполнении на выходе формируется сигнал о переполнении разрядной сетки - А4, который запирает элемент DD17,1 и блокируется появление сигнала Т5 и результат суммирования на выходы не подается.

8. Описание процесса разработки принципиальной схемы

Описание процесса разработки блока ввода.

Блок ввода - представляет собой клавиатуру, при нажатии на копки «0» или «1» на выходе А1 формируется 0 или 1, а на выходе А2 импульс - индикатор нажатия кнопки. Введенный бит сохраняется в 11 - ти разрядном регистре хранения с последовательным вводом (DD2). Первым вводится знаковый бит (1 - отрицательный, 0 - положительный), который после ввода всего числа оказывается в D - Тг(DD4).

Блок перевода чисел. После ввода числа происходит перезапись числа в Рг3(DD6) и Рг4(DD7), в зависимости от знака, перезаписывается прямой или дополнительный код. Перевод в дополнительный производится при помощи суммирования в сумматоре (DD3), единицы и обратного кода числа из Рг1(DD2). Выходы коммутируются при помощи МХ (DD5), управление осуществляется знаковым битом.

Блок суммирования. После ввода 2-х чисел происходит суммирование, при помощи 13-ти разрядного сумматора (DD8) (два знаковых), при этом осуществляется распознавание переполнения разрядной сетки и знака результата. При получении положительного результата он записывается в регистре Рг6 (DD10), откуда подается на лампочки индикации. Если результат отрицательный, то происходит перевод его в дополнительный с последующим выводом пользователю. При переполнении разрядной сетки высвечивается индикатор переполнения разрядной сетки, а результат суммирования не выводится.

Управление всеми процессами осуществляется при помощи блока управления, описание сигналов которого описано выше. Он состоит из счетчика (DD14) с коэффициентом счета 12, для счета введенных чисел и счетчика (DD15) с коэффициентом счета 4, для генерации сигналов Т1-Т3.

9).Расчет быстродействия

Время задержки сигнала можно рассчитать данное время можно условно поделить на две части:

Быстродействие ввода

Быстродействие вывода

В обоих случаях оно рассчитывается одинаково. Суммируются все задержки на элементах схемы. Данные о времени задержки можно взять из справочника. Время ввода больше, потому что сигнал задерживается на многих элементах. А время после меньше, потому что задерживается на меньшем количестве элементов.

быстродействие ввода =350нс

быстродействие вывода =215 нс

ЗАКЛЮЧЕНИЕ

В курсовом проекте было представлено устройство обработки и передачи информации которое было разработано по индивидуальному заданию и удовлетворяющее его требованиям. Были применены все теоретические и практические навыки, использованы различные схемотехнические приемы и различные дискретные элементы.

Больше работ по теме: